Schéma d'exécution en Mips

Dans l'UE 4I100, un des buts est de comprendre l'architecture du pipeline du processeur Mips (et de variantes) au travers d'exemples d'exécution de code assembleur à l'intérieur du pipeline. Pour cela, il faut représenter sur un schéma simplifié l'exécution des instructions cycle par cycle à travers le pipeline. Cette page implémente le schéma d'exécution pour un code donné.

Paramètres architecturaux

• Longueur des étages du pipeline : IFC : 1 2 3 DEC : 1 2 3 EXE : 1 2 3 MEM : 1 2 3
• Bypass en entrée de l'étage MEM : Non Oui
• Étage pour le calcul de l'adresse de la prochaine instruction: DEC EXE

Code

_strupper_loop: Lb r8, 0(r4) ; lire src[i] Slt r9, r8, r11 ; src[i] < 'a' Slt r10, r12, r8 ; 'z' < src[i] Or r10, r10, r9 ; et des 2 conditions Bne r10, r0, _strupper_endif ; si 1 des 2 cond vraie Nop Addiu r8, r8, 'A'-'a'; transformer en majuscule Sb r8, 0(r4) _strupper_endif: Addiu r4, r4, 1 ; caractère suivant Bne r8, r0, _strupper_loop Nop

Branchements pris

•  Branchement 1 pris
•  Branchement 2 pris
•  Branchement 3 pris

    (les branchements suivants ne seront pas pris)

Voir l'exécution