-
-
-
-
-
-
-
HomeSite map
SoC/Offres d'emplois/Stages/2012-2013/CIAN/Dimensionnement automatisé d'un oscillateur contrôlé numériquement en technologie CMOS Print page

DIMENSIONNEMENT AUTOMATISE D’UN OSCILLATEUR CONTROLE NUMERIQUEMENT EN TECHNOLOGIE CMOS

Contexte

Dans les systèmes sur puce (SoC, Systems on Chip) actuels, l’oscillateur contrôlé numériquement (DCO, Digital Oscillator Controlled) est un des éléments essentiels. Par exemple, dans l’horlogerie des SoC synchrones, c’est l’un des blocs les plus critiques, puisque c’est grâce à lui que s’effectue le cadencement de toute la puce.

Parmi les nombreuses architectures d’oscillateur contrôlé existantes, le DCO à matrice d’inverseurs trois états est l’une des structures émergentes qui présente le plus d’intérêt [1-3].

Au sein du LIP6, un DCO a été fabriqué [1] et une méthodologie de dimensionnement de ce type de DCO a été proposée [2, 3]. Dans ce projet, nous proposons d’introduire cette méthodologie dans l’environnement CHAMS [4-5] afin de concevoir entièrement et automatiquement ce DCO, en se basant sur un cahier des charges aussi simple que possible.

Objectifs du stage

Au cours de ce stage, la méthodologie de dimensionnement proposée devra être implémenté en C++ dans l’environnement CHAMS. Celle-ci conduira l’obtention d’un schematic à partir duquel l’appel d’un simulateur électrique, configuré pour réaliser différentes simulations permettra, d’obtenir automatiquement les principales performances du circuit.

Compétences souhaitées

Simulation électrique Spice

Notions de base en programmation C++

Intérêt et connaissances en microélectronique mixte analogique-numérique

Encadrement

Le stage sera principalement ecadré par :

Sylvain Feruglio (SYEL)

Ramy Iskander (CIAN)

Rémunération

Elle correspond à l'indemnité de stage règlementaire en 2013.

Elle est sujette à l'acceptation du projet LIP6 dans lequel ce stage s'insère.

Bibliographie

[1] E. Zianbetov, F. Anceau, M. Javidan, D. Galayko, E. Colinet, J. Juillard, A Digitally Controlled Oscillator in a 65-nm CMOS process for SoC clock generation, IEEE International Symposium on Circuits and Systems (ISCAS), pages 2845-2848, 2011.

[2] M. Terosiet, S. Feruglio, D. Galayko, P. Garda, An Analytical Model Of The Oscillation Period For Tri-State Inverter Based DCO, IEEE International Conference on Microelectronics (ICM), pages 1-5, 2011.

[3] M. Terosiet, Conception d’un oscillateur robuste contrôlé numériquement pour l’horlogerie des SoCs, thèse de doctorat UPMC – Paris 6, Octobre 2012.

[4] www-soc.lip6.fr/recherche/cian/chams/

[5] F. Javid, R. Iskander, M.M. Louërat, D. Dupuis, Analog Circuits Sizing Using Bipartite Graphs, IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), pages 1-4, 2011.

 

 

 

LIP6 LIP6-SoC LIP6 CNRS UPMC