-
-
-
-
-
-
-
HomeSite map
SoC/Séminaires Print page

Séminaires du département SoC

En général le vendredi matin (9h30 ou 10h)

 

 Lieu : Salle A002 - RdC Couloir A Maison de la pédagogie

Contact : seminaire

Accès: plan

Prochains Séminaires

May 17 2012 - June 17 2012

Aucun évènement trouvé.

Séminaires passés

January 01 2012 - May 17 2012

6 entrées trouvées

Séminaire Roselyne
January 20 2012 10:30 - 12:00

Categorie: Séminaires

RobustFPGA

Roselyne Chotin-Avot

L’essor considérable de la technologie CMOS a permis l’accroissement de la densité d’intégration selon la loi de Moore. Cependant, la poursuite de cette évolution est en voie de ralentissement dû aux contraintes physiques et économiques. En particulier, une réduction importante des rendements de fabrication des systèmes sur puce (SoC) est observée. Elle s’accompagne de coûts de fabrication très importants.

Ce changement induit un bouleversement des pratiques de conception. Les concepteurs ne doivent plus raisonner en termes de circuits seulement bons ou mauvais après test de production. Le défi devient alors de pouvoir utiliser un maximum de circuits tout en tolérant des défauts physiques présents en leur sein. La réponse à ce défi aura des répercussions sur les modèles des dispositifs, l’architecture, la sûreté de fonctionnement, la sécurité et les outils de CAO.

Les circuits reconfigurables de type FPGA connaissent un succès croissant car leur performance et leur capacité d’intégrer des applications très complexes ont directement bénéficié de l’évolution technologique. Ces circuits accroissent en permanence leur part de marché relativement aux ASIC.

Le projet RobustFPGA vise à étudier une nouvelle architecture FPGA à base de SRAM tolérante aux défauts physiques. Il comporte 4 volets principaux:

  • Amélioration de la tolérance aux défauts du FPGA par l’amélioration de la robustesse de ses blocs de base. 
  • Développement de méthodes de test et diagnostic permettant de générer une cartographie des ressources défectueuses
  • Développement d’un outil de synthèse en vue de la tolérance aux défauts de FPGA
  • Développement d’outils de configuration du FPGA tolérant les défauts.
Prof. Fernando Rangel de l'université fédérale de santa catarina, Brésil
February 10 2012 09:30 - 10:30

Categorie: Séminaires

A 20 mV Colpitts Oscillator powered by a thermoelectric generator

Prof. Fernando Rangel de Sousa

After a presentation of the UFSC University and the LCI laboratory
(www.eel.ufsc.br/~lci/).
I will make a technical presentaion entitled: "A 20 mV Colpitts
Oscillator powered by a thermoelectric generator" (accepted for
presentation  at ISCAS 2012)
Abstract:
In this paper, we present a MOSFET-based Colpitts oscillator based on
a “zero-threshold” transistor operating at a
supply voltage below 20 mV. The circuit was carefully analyzed  and
expressions relating the start-up conditions and the voltage
supply, as well as the oscillation frequency were developed.
Measurement results obtained on a discrete prototype confirmed
the low-voltage operation of the oscillator, which sustained
oscillations of 130 mV (peak-to-peak) at 97 kHz when the voltage
supply was 19.8 mV. The circuit was also powered from a thermoelectric
generator (TEG) connected to a person arm in
a room with temperature of 24oC room.

Raimundo Freire, professeur à l'Universite Federale de Campina Grande
February 17 2012 10:30 - 12:00

Categorie: Séminaires

Recherche a l'UFCG et programme Science Sans Frontiers UFCG-UPMC

Pr. Raimundo Freire

Candidature 2012 : Jérôme Juillard
March 16 2012 10:30 - 12:00

Categorie: Séminaires

Jérôme Juillard

Professeur, HDR
SUPÉLEC
Département Signaux & Systèmes Électroniques

DBLP

Candidatures 2012 : Lionel Lacassagne
March 23 2012 09:00 - 10:30

Categorie: Séminaires

Lionel Lacassagne

 

Lionel Lacassagne,
Associate Professor (HDR) Dr.-Ing.
University Paris Sud 11
Institut d'Electronique Fondamentale
www.ief.u-psud.fr/~lacas
DBLP

 

Candidature 2012 : Bertrand Granado
March 30 2012 10:30 - 12:00

Categorie: Séminaires

Bertrand Granado

Professeur des Universités au

laboratoire ETIS à l'ENSEA,
équipe ASTRE (Architectures,

Systèmes et Technologies des systèmes Reconfigurables

Embarqués)
bertrand.granado.free.fr
DBLP

LIP6 LIP6-SoC LIP6 CNRS UPMC