

# Examen AMS-IP

## Deux heures, documents autorisés

Dimitri Galayko, janvier 2011

### 1 Oscillators CMOS : analyse

Nous considérons un oscillateur donné par le circuit de la fig. 1.

$R_L=0.01 \text{ Ohm}$ ,  $C_1 = C_2 = 1 \text{ nF}$ ,  $L = 1\mu\text{H}$ ,  $I_b=10\mu\text{A}$ ,  $w=10 \mu\text{m}$ ,  $l=1\mu\text{m}$ ,  $C_{ox} = 3.933 \cdot 10^{-3} \text{ Fm}^{-2}$ ,  $\mu_n = 3.88 \cdot 10^{-2} \text{ mV}^{-1} \text{ s}^{-1}$ ,  $V_{th n} = 0.5 \text{ V}$ ,  $I_b = 10\mu\text{A}$ .

Dans tous les calculs, vous utiliserez le modèle quadratique du transistor résumé par les équations suivantes :

$$I_D = f(V_{GS}, V_{DS}) = \begin{cases} 0, & V_{GS} \leq V_{th} \\ \mu_n C_{ox} \frac{W}{L} \left( V_{GS} - V_{th} - \frac{V_{DS}}{2} \right) V_{DS}, & \begin{cases} V_{DS} < V_{GS} - V_{th} \\ V_{GS} > V_{th} \end{cases} \\ \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 & \begin{cases} V_{DS} \geq V_{GS} - V_{th} \\ V_{GS} > V_{th} \end{cases} \end{cases} \quad (1)$$

Vous négligerez les effets de modulation de longueur du canal, i. e., vous considérerez que  $g_{ds} = 0$ , sauf indication contraire.

#### 1.1 Régime du transistor MN

En raisonnant sur le schéma, sans faire de calculs, montrer qu'en mode DC le transistor MN est toujours en régime de saturation.

#### 1.2 Propriétés oscillatoires

Démontrer que le circuit représente un oscillateur, c'est à dire, que le circuit se met toujours à osciller.

Pour ce faire, vous suivrez les étapes suivantes :

- Dessin du schéma équivalent petit signal. Vous négligerez les capacités parasites du transistors. On peut considérer qu'elles sont prises en compte dans les capacités  $C_1$  et  $C_2$ .
- Calcul des pôles du circuit,
- Conclusion sur la nature des pôles.

#### 1.3 Fréquence de démarrage d'oscillations

Quelle est la fréquence  $f$  de démarrage d'oscillations ? Vous pourrez exprimer  $f$  en fonction de  $L$ ,  $C_1$  et  $C_2$ .




FIG. 1 –

#### 1.4 Prise en compte de la résistance de sortie de transistors

Maintenant on souhaite considérer l'effet de la conductance de sortie du transistor MN et celle de la source de courant sur les propriétés de l'oscillateurs. Ces deux conductances sont regroupées sous forme d'une seule conductance  $g_o$  (fig. 2).

– Calculez la transconductance de grille ( $g_m$ ) du transistor MN, en utilisant le modèle donné ci-dessus et la formule :

$$g_m = \frac{\partial I_D}{\partial V_{GS}}$$

– Montrer qu'avec la conductance de sortie  $g_o$ , pour que le circuit oscille,  $g_m$  du transistor MN doit être supérieure à une certaine valeur minimale. Trouvez cette valeur en suivant la démarche de la question 1.2.

#### 1.5 Trouvez Vg et Vd (fig. 1)

Connaissant le courant  $I_b$  et les dimensions du transistor, trouvez la valeur des tensions Vg et Vd en régime DC, en utilisant le modèle donné dans paragraphe 1.

## 2 Procédure de dimensionnement du circuit

On reste sur l'étude du circuit de la fig. 1.

La source de courant est réalisée avec un transistor PMOS polarisé en régime de saturation (fig. 3).

Proposez une procédure de dimensionnement de l'oscillateur qui donne les largeurs  $W$  des deux transistors et la valeur de l'inductance, en partant des paramètres d'entrée suivants :

- $C_1, C_2$
- $L_{MP}, L_{MN}$ ,




FIG. 2 -




FIG. 3 -

- Fréquence d'oscillations souhaitée. Celle-ci est donnée par la formule

$$f = \frac{1}{2\pi} \frac{1}{\sqrt{L \frac{C_1 C_2}{C_1 + C_2}}}. \quad (2)$$

- Le courant  $I_b$  (un paramètre important car il détermine la consommation),
- La transconductance  $g_m$  souhaitée du transistor MN.
- La tension d'alimentation Vdd et la tension maximale souhaitée sur les drains des transistors (en sortie).

Vous devrez choisir vous même la tension  $V_{eg}$  du transistor MP, étant donné que  $V_{eg} = V_{d\ sat}$  selon le modèle quadratique, et que  $V_{d\ sat}$  est la tension drain-source minimale requise pour que le transistor MP reste en régime de saturation. De même, vous devrez calculer la tension  $V_{eg}$  du transistor MN à partir de la transconductance  $g_m$  de ce transistor. Pour établir la procédure de dimensionnement, vous utiliserez le modèle donné dans le paragraphe 1, en négligeant la résistance de sortie des transistors. De même, on considère que  $C_1$  et  $C_2$  sont largement supérieures aux capacités parasites des transistors.