FrançaisEnglish

Intégration d’une chaîne de traitement d’image à l’aide de MATIP

2017/2018

Contexte

Dans l’équipe SYEL du LIP6, nous avons conçu MATIP une plate forme permettant de déployer des applications efficacement sur une architecture de type Multi Processus Reconfigurable System On Chip ou MP-RSoC. Le modèle de programmation retenu dans MATIP est un modèle à mémoire distribuée utilisant le passage de message pour communiquer entre les différentes ressources de l’architecture.

Pour ce faire l’utilisateur utilise la librairie MPI-RMA (Message Passing Interface Remote Memory Access) qui lui permet à la fois de communiquer entre deux processus mais aussi de créer des processus à la volée en fonction des besoins applicatifs.

Cette plate-forme permet la réalisation d’un système embarqué dynamiquement reconfigurable où les tâches sont perçues comme des processus matériels communicants.

Afin d’étudier les possibilités de MATIP, dans ce stage une chaîne de traitement d’image pour la reconnaissance des polypes sera mise en place. Chaque tâche de cette chaîne deviendra un processus matériel recevant ses données de tâches amont et produisant des données pour des tâches aval.

Objectif du stage

Les objectifs durant ce stage sont :

  • Réaliser une chaîne de traitement d’image à l’aide de MPI-RMA et de la valider en version logicielle comme une version de référence
  • Intégrer cette chaîne dans MATIP et de la valider
  • Mesurer les performances en terme de temps et de surface de cette chaîne sur MATIP
  • Etudier la reconfiguration dynamique de MATIP en instanciant à la volée les processus matériels réalisés
  • Proposer des améliorations de MATIP, notamment en terme de Réseau sur Puce

Moyens

Les outils utilisés seront des PC sous Linux avec les outils Mentor Graphics et Vivado pour la conception VHDL et la synthèse. Les FPGA utilisés seront des FPGA Xilinx. Les cartes utilisées seront des Nexys 4 et des ZebBoard.

Profil

Etudiant en deuxième année de Master ou en dernière année d’École d’Ingénieur en Informatique ou Électronique, les compétences suivantes seront appréciées :

  • Architecture des ordinateurs

Encadrement

Le stage de six mois (février à juillet) sera rémunéré à 554.40€/mois et localisé dans l'équipe SYEL au département SoC du LIP6 à l'Univesité Pierre et Marie Curie. Il sera encadré par Bertrand Granado et Julien Denoulet.

Contact: Bertrand Granado