Changes between Version 9 and Version 10 of MethoCourseTp1
- Timestamp:
- Apr 7, 2007, 1:31:21 PM (17 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
MethoCourseTp1
v9 v10 9 9 Le but de cette séance est de modéliser en VHDL, puis de simuler 10 10 un petit circuit très simple : un additionneur accumulateur que nous appellerons ''addaccu''. 11 La spécification fonctionnelle de de ce circuit est décrite [wiki:SpecificationAddaccuici].11 Vous pouvez obtenir la spécification fonctionnelle de ce circuit [wiki:SpecificationAddaccu en cliquant ici]. 12 12 13 13 L'outil de simulation utilisé aujourd'hui est le compilateur/simulateur VHDL '''asimut''',