Changes between Version 10 and Version 11 of MethoCourseTp2

Timestamp:

Apr 6, 2007, 7:38:22 PM (17 years ago)

Author:

alain

Comment:

--

MethoCourseTp2

@@ -73 +73 @@
 On va maintenant décrire le composant ''addaccu'' comme l'instanciation de trois blocs fonctionnels : le bloc '''mux''', le bloc ''' adder''', et le bloc '''accu'''.
  * Le bloc adder est un additionneur 4 bits (2 mots de 4 bits en entrée, un mot de 4 bits en sortie).
- * Le bloc mux est un multiplexeur 4 bits qui sélectionne un mot de 4 bits parmi 2.
- * Le bloc accu est un registre 4 bits constitué de ' bascules à échantillonnage sur front montant de CK.
+ * Le bloc mux est un multiplexeur 4 bits qui sélectionne un mot de 4 bits parmi 2 mots de 4 bits.
+ * Le bloc accu est un registre 4 bits constitué de 4 bascules à échantillonnage sur front montant de CK.
+
+[[Image(schema_addaccu.png, nolink)]]
 
 Puisqu'il s'agit d'une description structurelle, le fichier VHDL comportera l'extension ''.vst'' (Vhdl STructurel)
 
-Bien que le langage VHDL permette en principe de décrire un composant matériel en "mélangeant" dans une même description des assignations concurrentes et des instanciations, nous n'utiliserons pas cette possibilité :
+Bien que le langage VHDL permette en principe de décrire un composant matériel en "mélangeant" 
+dans une même description des assignations concurrentes et des instanciations, nous n'utiliserons pas cette possibilité :
  * Une description comportementale data-flow (de type .vbe) ne contient que des assignations concurrentes.
  * Une description structurelleIle (de type .vst) ne contient que des instanciations d'autres composants.
@@ -88 +91 @@
 }}}
 
-= C) Modélisation Comportementale des blocs =
+= C) Modélisation comportementale des blocs et simulation =
 
 Pour chacun des trois blocs, il faut maintenant écrire un modèle VHDL comportemental. 
@@ -95 +98 @@
 Vous pouvez évidemment vous inspirer du style d'écriture VHDL utilisé dans le fichier ''addaccu.vbe'' pour écrire ces trois fichiers.
 
-= D) Simulation =
-
 Le simulateur '''asimut''', comme tous les simulateurs VHDL est capable de simuler aussi bien une description 
-comportementale (telle que le fichier ''addaccu.vbe'') qu'une description structurelle (telle que le fichier ''addacu.vst''). 
+comportementale (telle que le fichier ''addaccu.vbe'') qu'une description structurelle (telle que le fichier ''addacu.vst''),
+a condition que les modèles comportementaux des blocs instanciés soient disponibles. 
 
 Dans le cas d'une description structurelle, certains blocs instanciés peuvent être eux-mêmes décrits de façon structurelle.