Changes between Version 3 and Version 4 of MethoCourseTp2


Ignore:
Timestamp:
Apr 5, 2007, 9:25:51 PM (17 years ago)
Author:
alain
Comment:

--

Legend:

Unmodified
Added
Removed
Modified
  • MethoCourseTp2

    v3 v4  
    3535>man genpat
    3636}}}
    37 {{{
    38 >man AFFECT
    39 }}}
    4037
    41 Les noms des fonctions '''genpat''' sont en majuscules.
    42 La fonction la plus importante du langage '''genpat''' est la fonction AFFECT() qui permet d'assigner
     38Les noms des fonctions du langage '''genpat''' sont en majuscules.
     39La fonction la plus importante est la fonction AFFECT() qui permet d'assigner
    4340une nouvelle valeur à un signal particulier X à une certaine date T. Cette fonction permet donc de
    4441spécifier des ''événements''. Chaque fonction du langage '''genpat''' possède son propre man :
     
    8279Puisqu'il s'agit d'une description structurelle, le fichier VHDL comportera l'extension ''.vst'' (Vhdl STructurel)
    8380
    84 Il faut donc utiliser la construction VHDL qui permet d'instancier un bloc.
     81Bien que le langage VHDL permette en principe de décrire un composant matériel en "mélangeant" dans une même description des assignations concurrentes et des instanciations, nous n'utiliserons pas cette possibilité :
     82 * Une description comportementale data-flow (de type .vbe) ne contient que des assignations
     83concurrentes.
     84 * Une description structurelleIle (de type .vst) ne contient que des instanciations d'autres composants.
     85
     86La construction VHDL qui permet d'instancier un composant dans un autre est la construction "PORT MAP".
     87Pour écrire le fichier ''addaccu.vst'', Vous avez intérêt à consulter le man du format .vst :
     88{{{
     89>man vst
     90}}}
    8591
    8692= C) Modélisation Comportementale des blocs =
     
    9096On pourra évidemment s'inspirer du style d'écriture VHDL utilisé dans le fichier addaccu.vbe.
    9197
    92 = D) Simulation logique =
     98= D) Simulation =
     99
     100Le simulateur '''asimut''', comme tous les simulateurs VHDL est capable de simuler aussi bien une description
     101comportementale (telle que le fichier ''addaccu.vbe'') qu'une description structurelle (telle que le fichier ''addacu.vst'').
     102
     103Dans le cas d'une decription structurelle, il faut disposer des modèles comportementaux des
     104blocs instanciés. Mais comme nous le verrons dans le TP3, certains blocs instanciés (par exemple le bloc '''adder''') peuvent être eux-mêmes décrits de façon structurelle, et le nombre de niveaux de décomposition peut être quelconque. Il faut donc  indiquer  au simulateur quels sont les blocs "terminaux", pour lesquels il peut et doit utiliser une description comportementale.
     105
     106Le simulateur '''asimut''' trouve cette information dans le fichier ''CATAL''.
     107Ce fichier est un fichier texte contenant les noms des blocs pour lesquels le simulateur doit utiliser
     108le modèle comportemental data-flow.
     109(de type .vbe)qui Mais il faut pour cela indiquer au simulateur
    93110
    94111