TP2 : Modélisation Structurelle VHDL Data-Flow

Objectifs

Le but de cette seconde séance de TP est d'utiliser le langage VHDL pour décrire, puis simuler une description structurelle du composant addaccu, présenté dans le premier TP, en utilisant une bibliothèque de cellules pré-caractérisées (en anglais standard cells library).

Comme on souhaite construire une description hiérarchique multi-niveaux, on procédera par étape:

• On commencera par décrire le composant addaccu comme l'instanciation de trois blocs fonctionnels : le bloc mux, le bloc adder, et le bloc accu.
• On décrira ensuite la structure interne de chacun de ces trois blocs comme un schéma utilisant les cellules de base de la bibliothèque de cellules précaractérisées SXLIB.

Un deuxième objectif est d'introduire le langage de description de stimuli genpat.

On rappelle que vous pouvez obtenir des informations détaillées sur n'importe quel outil de la chaîne de CAO ALLIANCE en tapant (par exemple) la commande :

>man genpat

A) Génération procédurale des stimuli

B) Description structurelle au niveau blocs

C) Description structurelle au niveau cellules

D) Simulation logico-temporelle

Compte-rendu