Changes between Version 14 and Version 15 of MethoCourseTp3
- Timestamp:
- Apr 8, 2007, 1:58:56 PM (17 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
MethoCourseTp3
v14 v15 11 11 précaractérisées. 12 12 13 Pour cela, nous allons décomposer les trois blocs '''adder''', '''mux''' et '''accu''', 14 définis dans le TP2, et nous allons décrire chacun de ces blocs 13 Pour cela, nous allons décrire les trois blocs '''adder4''', '''mux4''' et '''accu4''', 15 14 comme une interconnexion de portes de bases, fournies par la bibliothèque de cellules 16 15 pré-caractérisées SXLIB. … … 52 51 = B) Schéma des blocs = 53 52 54 == B1) schéma du bloc adder ==53 == B1) schéma du bloc adder4 == 55 54 56 55 Un additionneur 4 bits peut être réalisé en interconnectant 4 additionneurs 1 bit suivant le schéma ci-dessous: … … 80 79 [[Image(schema_full_adder.png, nolink)]] 81 80 82 Vous pouvez consulter le s modèles VHDL des cellules[wiki:Nand2Vbe na2_x1.vbe] et [wiki:Xor2Vbe xr2_x1.vbe].81 Vous pouvez consulter le modèle comportemental de ces cellules : [wiki:Nand2Vbe na2_x1.vbe] et [wiki:Xor2Vbe xr2_x1.vbe]. 83 82 84 83 Les étudiants curieux peuvent visualiser le dessin de ces cellules en utilisant l'éditeur … … 88 87 }}} 89 88 90 Il faut donc écrire explicitement, en langage VHDL structurel, les deux fichiers ''adder .vst'', et ''full_adder''.vst,89 Il faut donc écrire explicitement, en langage VHDL structurel, les deux fichiers ''adder4.vst'', et ''full_adder''.vst, 91 90 correspondant aux deux schémas ci-dessus. 92 91 … … 113 112 114 113 [[Image(schema_mux.png, nolink)]] 114 115 Vous pouvez consulter le modèle comportemental de cette cellule : [wiki:Mux2Vbe mx2_x2.vbe] . 116 115 117 116 118 Les étudiants curieux peuvent visualiser le dessin de la cellule mx2_x2 en utilisant l'éditeur
