Changes between Version 5 and Version 6 of MethoCourseTp3
- Timestamp:
- Apr 6, 2007, 4:10:01 PM (17 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
MethoCourseTp3
v5 v6 8 8 9 9 Le principal objectif de ce TP est d'utiliser le langage VHDL pour écrire une description 10 structurelle hiérarchique multi-niveaux du composant ''addaccu'', en utilisant une bibliothèque de cellules10 structurelle hiérarchique multi-niveaux du composant ''addaccu'', en utilisant une bibliothèque de cellules 11 11 précaractérisées. 12 12 13 Pour cela, nous allons continuer àdécomposer les trois blocs '''adder''', '''mux''' et '''accu''',14 définis dans le TP2, e n sous blocs, et nous allons décrire chacun des sous-blocs13 Pour cela, nous allons décomposer les trois blocs '''adder''', '''mux''' et '''accu''', 14 définis dans le TP2, et nous allons décrire chacun des sous-blocs 15 15 comme une interconnexion de portes de bases, fournies par la bibliothèque de cellules 16 16 pré-caractérisées SXLIB.