= Cours Methodologie de Conception VLSI =

== Transparents des cours (téléchargeables en format .pdf) ==

 * [attachment:C1_vbe.pdf C1: Modélisation comportementale]
 * [attachment:C2_vst.pdf C2: Schémas hiérarchiques multi-niveaux]
 * [attachment:C3_automates.pdf C3: Automates synchrones]
 * [attachment:C4_libraries.pdf C4: Outils de synthèse et bibliothèques]
 * [attachment:C5_clock_alim.pdf C5: Placement & routage]
 * [attachment:C6_floor-plan.pdf C6: Contrôle du placement]
 * [attachment:C7_test.pdf C7: Test des circuits intégrés VLSI]
 * [attachment:C8_tendances.pdf C8: Evolutions actuelles]


== Textes des TP ==

 * [wiki:MethoCourseTp1 TP1 : Modélisation comportementale VHDL data-flow]
 * [wiki:MethoCourseTp2 TP2 : Modélisation structurelle VHDL]
 * [wiki:MethoCourseTp3 TP3 : Bibliothèque de cellules pré-caractérisées]
 * [wiki:MethoCourseTp4 TP4 : Débogage du modèle comportemental du composant Am2901]

== Annales d'examen (téléchargeables en format .pdf) ==

 * [attachment:examen-METHO-2005-jan.pdf Janvier 2005]
 * [attachment:examen-METHO-2006-jan.pdf Janvier 2006]
 * [attachment:examen-METHO-2006-nov.pdf Novembre 2006]
 * [attachment:examen-METHO-2007-mars.pdf Mars 2007]