= Réalisation d'un processeur Mips R3000 = Pirouz Bazargan / Sophie Belloeil (UPMC) / Stéphanie Youssef (UFE) * 6 cours de 2 heures * 4 TME de 4 heures * Plateforme de simulation + Synthèse de la partie contrôle * Modélisation structurelle du chemin de données * Vue physique du chemin de données * Placement / Routage / Validation / Analyse de Timing Cette UE s’organise en deux parties: d’abord 3 séances de 2 fois 2 heures de cours, puis 4 séances de 4 heures de TME qui seront assurées par Sophie Belloeil à Paris et Stéphanie Youssef au Caire. = Cours = * [attachment:Mips_0.pdf n°1] * [attachment:Mips_1.pdf n°2] * [attachment:Mips_2.pdf n°3] * [attachment:Mips_3.pdf n°4] * [attachment:Mips_4.pdf n°5] * [attachment:Mips_5.pdf n°6] * [attachment:Mips_6.pdf n°7] * [attachment:Mips_7.pdf n°8] * [attachment:Mips_8.pdf n°9] * [attachment:Mips_9.pdf n°10] * [attachment:Mips_10.pdf n°11] = TME = * [wiki:MipsTp1 TP1 : Plateforme de simulation / Synthèse] * [wiki:MipsTp2 TP2/3 : Chemin de données] * [wiki:MipsTp4 TP4 : Placement/Routage] {{{ #!comment * [wiki:MipsRapport Rapport] }}}