source: trunk/hal/x86_64/drivers/ioc_ata.c @ 228

Last change on this file since 228 was 221, checked in by max@…, 7 years ago

use panic instead

File size: 5.6 KB
RevLine 
[75]1/*
[215]2 * ioc_ata.c - ATA driver implementation
[75]3 *
[215]4 * Copyright (c) 2017 Maxime Villard
[75]5 *
6 * This file is part of ALMOS-MKH.
7 *
[215]8 * ALMOS-MKH is free software; you can redistribute it and/or modify it
[75]9 * under the terms of the GNU General Public License as published by
10 * the Free Software Foundation; version 2.0 of the License.
11 *
[215]12 * ALMOS-MKH is distributed in the hope that it will be useful, but
[75]13 * WITHOUT ANY WARRANTY; without even the implied warranty of
14 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
15 * General Public License for more details.
16 *
17 * You should have received a copy of the GNU General Public License
[215]18 * along with ALMOS-MKH; if not, write to the Free Software Foundation,
[75]19 * Inc., 51 Franklin St, Fifth Floor, Boston, MA 02110-1301 USA
20 */
21
22#include <chdev.h>
23#include <dev_ioc.h>
[215]24#include <hal_drivers.h>
[220]25#include <hal_kentry.h>
[75]26#include <thread.h>
27#include <spinlock.h>
28
[194]29#include <hal_internal.h>
30
31#define PIO_ATA_CBR_BASE        0x1F0
32#       define ATA_DATA         0x000
33#       define ATA_ERRFEAT      0x001 /* two regs */
34#       define ATA_SCR          0x002
35#       define ATA_SNR          0x003 /* lba0 */
36#       define ATA_CLR          0x004 /* lba1 */
37#       define ATA_CHR          0x005 /* lba2 */
38#       define ATA_DHR          0x006 /* drive | lba3 */
39#       define ATA_SR           0x007
40#               define ATA_SR_ERR       0x01
41#               define ATA_SR_IDX       0x02
42#               define ATA_SR_CORR      0x04
43#               define ATA_SR_DRQ       0x08
44#               define ATA_SR_DSC       0x10
45#               define ATA_SR_DF        0x20
46#               define ATA_SR_DRDY      0x40
47#               define ATA_SR_BSY       0x80
48#       define ATA_CR           0x007 /* two regs */
49
50#define ATA_CMD_READ_SECTORS_RETRY      0x20
51#define ATA_CMD_READ_SECTORS_NORETRY    0x21
52#define ATA_CMD_WRITE_SECTORS_RETRY     0x30
53#define ATA_CMD_WRITE_SECTORS_NORETRY   0x31
54#define ATA_CMD_IDENTIFY                0xEC
55
56static inline uint16_t ata_data_read()
[75]57{
[194]58        return in16(PIO_ATA_CBR_BASE + ATA_DATA);
59}
[75]60
[194]61static inline void ata_data_write(uint16_t val)
62{
63        out16(PIO_ATA_CBR_BASE + ATA_DATA, val);
[76]64}
[75]65
[194]66static inline uint8_t ata_cbr_read(uint32_t reg)
67{
68        return in8(PIO_ATA_CBR_BASE + reg);
69}
70
71static inline void ata_cbr_write(uint32_t reg, uint8_t val)
72{
73        out8(PIO_ATA_CBR_BASE + reg, val);
74}
75
76static inline int ata_wait()
77{
78        uint8_t status;
79
80        while (!(ata_cbr_read(ATA_SR) & ATA_SR_DRQ));
81        status = ata_cbr_read(ATA_SR);
82        return ((status & ATA_SR_ERR) ? -1 : 0);
83}
84
85static void ata_prepare(uint8_t slave, uint32_t lba, uint8_t count)
86{
87        ata_cbr_write(ATA_ERRFEAT, 0x00); /* NULL byte to port 0x1F1 */
88        ata_cbr_write(ATA_SCR, count); /* sector count */
89
90        /* set the lba */
91        ata_cbr_write(ATA_SNR, (lba >> 0) & 0xFF);
92        ata_cbr_write(ATA_CLR, (lba >> 8) & 0xFF);
93        ata_cbr_write(ATA_CHR, (lba >> 16)& 0xFF);
94
95        /* set the drive and lba3 */
96        ata_cbr_write(ATA_DHR, 0xE0 | (slave << 4) | ((lba >> 24) & 0x0F));
97}
98
99static int ata_read(uint8_t count, char *buf)
100{
101        uint16_t tmpword;
102        int idx;
103
104        /* wait for the drive to signal that it's ready */
105        if (ata_wait() == -1)
[210]106                x86_panic("ata_wait");
[194]107
108        for (idx = 0; idx < 256 * count; idx++) {
109                tmpword = ata_data_read();
110                buf[idx * 2] = (uint8_t)(tmpword & 0xFF);
111                buf[idx * 2 + 1] = (uint8_t)(tmpword >> 8);
112        }
113
114        return 0;
115}
116
117static int ata_write(uint8_t count, char *buf)
118{
119        uint16_t tmpword;
120        int idx;
121
122        /* wait for the drive to signal that it's ready */
123        if (ata_wait() == -1)
[210]124                x86_panic("ata_wait");
[194]125
126        for (idx = 0; idx < 256 * count; idx++) {
127                tmpword = (buf[idx * 2 + 1] << 8) | buf[idx * 2];
128                ata_data_write(tmpword);
129        }
130
131        return 0;
132}
133
134static uint16_t bswap16(uint16_t x)
135{
136        return ((x << 8) & 0xFF00) | ((x >> 8) & 0x00FF);
137}
138
139static void ata_init()
140{
141        uint8_t id[512];
142        uint16_t tmpw, *p;
143        size_t idx;
144        char *model;
145        uint8_t ncyl;
146        int ret;
147
148        ata_prepare(0, 0, 0);
149        ata_cbr_write(ATA_CR, ATA_CMD_IDENTIFY);
150
151        /* wait for the drive to signal that it's ready */
152        ret = ata_wait();
153        if (ret == -1)
[221]154                x86_panic("-> unable to identify ATA\n");
[194]155
156        for (idx = 0; idx < 256; idx++) {
157                tmpw = ata_data_read();
158                id[idx * 2]     = (uint8_t)((tmpw >> 0) & 0xFF);
159                id[idx * 2 + 1] = (uint8_t)((tmpw >> 8) & 0xFF);
160        }
161
162        ncyl = id[0] & 0x1;
163        x86_printf("-> cyl: %z\n", (uint64_t)ncyl);
164
165        for (idx = 27*2; idx < 46*2; idx += 2) {
166                p = (uint16_t *)(&id[idx]);
167                *p = bswap16(*p);
168        }
169
170        model = &id[27*2];
171        id[46*2] = '\0';
172        x86_printf("-> ATA model: '%s'\n", model);
173}
174
175/* -------------------------------------------------------------------------- */
176
[215]177static void ioc_ata_cmd(xptr_t th_xp);
[220]178extern void x86_ioapic_ata0();
[215]179
180void ioc_ata_init(chdev_t *chdev)
[194]181{
[215]182        chdev->cmd = &ioc_ata_cmd;
[220]183        chdev->isr = &x86_ioapic_ata0;
[194]184        ata_init();
185}
186
[215]187static void ioc_ata_cmd(xptr_t th_xp)
[75]188{
[194]189        uint32_t   cmd_type;     // IOC_READ / IOC_WRITE / IOC_SYNC_READ
190        uint32_t   lba;          // command argument
191        uint32_t   count;        // command argument
192        xptr_t     buf_xp;       // command argument
193
194        // get client thread cluster and local pointer
195        cxy_t      th_cxy = GET_CXY( th_xp );
196        thread_t * th_ptr = (thread_t *)GET_PTR( th_xp );
197
198        // get command arguments and extended pointer on IOC device
199        cmd_type =         hal_remote_lw ( XPTR( th_cxy , &th_ptr->command.ioc.type   ) );
200        lba      =         hal_remote_lw ( XPTR( th_cxy , &th_ptr->command.ioc.lba    ) );
201        count    =         hal_remote_lw ( XPTR( th_cxy , &th_ptr->command.ioc.count  ) );
202        buf_xp   = (xptr_t)hal_remote_lwd( XPTR( th_cxy , &th_ptr->command.ioc.buf_xp ) );
203
204        /* execute operation */
205        ata_prepare(0, lba, count);
206        if (cmd_type == IOC_WRITE) {
207                ata_cbr_write(ATA_CR, ATA_CMD_WRITE_SECTORS_RETRY);
208        } else {
209                ata_cbr_write(ATA_CR, ATA_CMD_READ_SECTORS_RETRY);
210        }
211
212        /* waiting policy depends on the command type */
213        if (cmd_type == IOC_SYNC_READ) {
214                ata_read(count, (char *)buf_xp);
215        } else {
216                x86_panic("!IOC_SYNC_READ not supported");
217        }
[76]218}
[75]219
[220]220void ioc_ata_isr(hal_cpu_context_t *ctx)
[75]221{
[220]222        x86_printf("rip = %Z\n", ctx->tf_rip);
223
[203]224        x86_panic((char *)__func__);
[76]225}
[75]226
Note: See TracBrowser for help on using the repository browser.