= Politique d'attribution des boîtes aux lettres des WTI =

[[PageOutline]]
L'architecture [https://www-soc.lip6.fr/trac/tsar TSAR] possède un composant [http://www.soclib.fr/trac/dev/wiki/Component/VciIopic Iopic]. Ce composant permet à un périphérique externe d'écrire à une adresse donnée.

Ce périphérique est principalement utilisé pour écrire dans certains registres du composant [http://www.soclib.fr/trac/dev/wiki/Component/VciXicu Xicu]. Ces registres sont des boîtes aux lettres, lorsque l'une de ces boîtes a été écrite alors l'Xicu lévera une interruption et le processeur concerné exécutera l'ISR associée.

[[Image(WTI.png)]]

On appelle ces interruptions des **Write Triggered Interruptions (WTI)** car elles sont déclenchées par une opération d'écriture dans les registres boîtes aux lettres de l'Xicu.

== Attribution des boîtes aux lettres ==
Chaque cluster possède une Xicu qui contient 16 boîtes aux lettres, 4 sont réservées pour les interruptions inter-processeur (Inter Process Interruption ou IPI).

Les périphériques externes peuvent donc utiliser 12 de ces boîtes aux lettres afin de signaler la fin de l'opération d'entrée sortie et qu'il faut donc lancer l'ISR associée à ce périphérique.

Nous avons choisi une politique d'attribution des boîtes aux lettres inspirée de celle du [https://www-soc.lip6.fr/trac/giet-vm/wiki/kernel_interrupts GIET-VM].

Chaque cœur est responsable d'un certains nombre de boîte aux lettres, c'est-à-dire qu'il exécutera les ISR des interruptions venant de ses boîtes aux lettres.

Afin d'équilibrer la charge entre les différents cœur il a été décidé d'utiliser une stratégie d'allocation basée sur le [https://fr.wikipedia.org/wiki/Round-robin_(informatique) round robin]