source: trunk/IPs/systemC/processor/Morpheo/Behavioural/Core/Multi_OOO_Engine/OOO_Engine/Commit_unit/src/Commit_unit_genMealy_retire.cpp @ 104

Last change on this file since 104 was 104, checked in by rosiere, 15 years ago

Fix Bug :
1) Load Store Unit : check big endian
2) Commit unit & RAT : add retire_event interface
  • Property svn:keywords set to Id
File size: 7.7 KB
Line 
1#ifdef SYSTEMC
2/*
3 * $Id: Commit_unit_genMealy_retire.cpp 104 2009-01-21 21:53:13Z rosiere $
4 *
5 * [ Description ]
6 *
7 */
8
9#include "Behavioural/Core/Multi_OOO_Engine/OOO_Engine/Commit_unit/include/Commit_unit.h"
10
11namespace morpheo                    {
12namespace behavioural {
13namespace core {
14namespace multi_ooo_engine {
15namespace ooo_engine {
16namespace commit_unit {
17
18
19#undef  FUNCTION
20#define FUNCTION "Commit_unit::genMealy_retire"
21  void Commit_unit::genMealy_retire (void)
22  {
23    log_begin(Commit_unit,FUNCTION);
24    log_function(Commit_unit,FUNCTION,_name.c_str());
25
26    Tcontrol_t retire_val          [_param->_nb_rename_unit][_param->_max_nb_inst_retire];
27    uint32_t   num_inst_retire     [_param->_nb_rename_unit];
28    bool       can_retire          [_param->_nb_rename_unit];
29
30    Tcontrol_t spr_write_val       [_param->_nb_front_end][_param->_max_nb_context];
31    Tcontrol_t spr_write_sr_f_val  [_param->_nb_front_end][_param->_max_nb_context];
32    Tcontrol_t spr_write_sr_f      [_param->_nb_front_end][_param->_max_nb_context];
33    Tcontrol_t spr_write_sr_cy_val [_param->_nb_front_end][_param->_max_nb_context];
34    Tcontrol_t spr_write_sr_cy     [_param->_nb_front_end][_param->_max_nb_context];
35    Tcontrol_t spr_write_sr_ov_val [_param->_nb_front_end][_param->_max_nb_context];
36    Tcontrol_t spr_write_sr_ov     [_param->_nb_front_end][_param->_max_nb_context];
37
38    // Initialisation
39    for (uint32_t i=0; i<_param->_nb_bank; i++)
40      internal_BANK_RETIRE_VAL  [i] = false;
41
42    for (uint32_t i=0; i<_param->_nb_rename_unit; i++)
43      {
44        num_inst_retire [i] = 0;
45        can_retire      [i] = true ;
46        for (uint32_t j=0; j<_param->_nb_inst_retire[i]; j++)
47          retire_val [i][j] = false;
48      }
49    for (uint32_t i=0; i<_param->_nb_front_end; ++i)
50      for (uint32_t j=0; j<_param->_nb_context[i]; ++j)
51        {
52          spr_write_val [i][j] = 0;
53          spr_write_sr_f_val  [i][j] = 0;
54          spr_write_sr_cy_val [i][j] = 0;
55          spr_write_sr_ov_val [i][j] = 0;
56
57        }
58    // Scan Top of each bank
59    for (uint32_t i=0; i<_param->_nb_bank; i++)
60      {
61        uint32_t num_bank = (reg_NUM_BANK_HEAD+i)%_param->_nb_bank;
62
63        if (not _rob[num_bank].empty())
64          {
65            // Scan all instruction in windows and test if instruction is speculative
66            entry_t  * entry = _rob [num_bank].front();
67            uint32_t   x     = entry->rename_unit_id;
68            uint32_t   y     = num_inst_retire [x];
69       
70            // test if :
71            //  * can retire (all previous instruction is retired)
72            //  * all structure is ok (not busy)
73            if (can_retire [x] and // in-order
74                (y < _param->_nb_inst_retire [x]) and
75                PORT_READ(in_RETIRE_ACK [x][y])) // not busy
76              {
77                rob_state_t state = entry->state;
78               
79                if ((state == ROB_END_OK         ) or
80                    (state == ROB_END_KO         ) or
81                    (state == ROB_END_BRANCH_MISS) or
82                    (state == ROB_END_MISS       )//  or
83//                  (state == ROB_END_EXCEPTION)
84                    )
85                  {
86                    Tcontext_t         front_end_id   = entry->front_end_id;
87                    Tcontext_t         context_id     = entry->context_id; 
88                    Tcontrol_t         write_re       = entry->write_re;
89                    Tspecial_address_t num_reg_re_log = entry->num_reg_re_log;
90
91                    // if state is ok, when write flags in the SR regsiters
92                    bool spr_write_ack = true;
93
94                    // Write in SR the good flag
95                    if ((state == ROB_END_OK  ) and write_re)
96                      // ROB_END_BRANCH_MISS is a valid branch instruction but don't modify RE
97                      {
98                        spr_write_ack = PORT_READ(in_SPR_WRITE_ACK [front_end_id][context_id]);
99
100                        // retire_ack is set !!!
101                        spr_write_val       [front_end_id][context_id] = 1;
102
103                        Tspecial_data_t flags = entry->flags;
104
105                        switch (num_reg_re_log)
106                          {
107                          case SPR_LOGIC_SR_F     : 
108                            {
109                              spr_write_sr_f_val  [front_end_id][context_id] = 1;
110                              spr_write_sr_f      [front_end_id][context_id] = (flags & FLAG_F )!=0;
111
112                              break;
113                            }
114                          case SPR_LOGIC_SR_CY_OV :
115                            {
116                              spr_write_sr_cy_val [front_end_id][context_id] = 1;
117                              spr_write_sr_ov_val [front_end_id][context_id] = 1;       
118                              spr_write_sr_cy     [front_end_id][context_id] = (flags & FLAG_CY)!=0;
119                              spr_write_sr_ov     [front_end_id][context_id] = (flags & FLAG_OV)!=0;
120                       
121                              break;
122                            }
123                          default : 
124                            {
125#ifdef DEBUG_TEST
126                              throw ERRORMORPHEO(FUNCTION,_("Invalid num_reg_re_log.\n"));
127#endif
128                            }
129                          }
130                      }
131
132                    // find an instruction can be retire, and in order
133
134                    if (spr_write_ack)
135                      {
136                        retire_val [x][y] = 1;
137                        num_inst_retire [x] ++;
138                        internal_BANK_RETIRE_VAL [num_bank] = true;
139                      }
140
141                    internal_BANK_RETIRE_NUM_RENAME_UNIT [num_bank] = x;
142                    internal_BANK_RETIRE_NUM_INST        [num_bank] = y;
143
144                    if (_param->_have_port_front_end_id)
145                    PORT_WRITE(out_RETIRE_FRONT_END_ID          [x][y], front_end_id                );
146                    if (_param->_have_port_context_id)
147                    PORT_WRITE(out_RETIRE_CONTEXT_ID            [x][y], context_id                  );
148//                  PORT_WRITE(out_RETIRE_RENAME_UNIT_ID        [x][y], entry->rename_unit_id       );
149                    PORT_WRITE(out_RETIRE_USE_STORE_QUEUE       [x][y], entry->use_store_queue      );
150                    PORT_WRITE(out_RETIRE_USE_LOAD_QUEUE        [x][y], entry->use_load_queue       );
151                    PORT_WRITE(out_RETIRE_STORE_QUEUE_PTR_WRITE [x][y], entry->store_queue_ptr_write);
152                    if (_param->_have_port_load_queue_ptr)
153                    PORT_WRITE(out_RETIRE_LOAD_QUEUE_PTR_WRITE  [x][y], entry->load_queue_ptr_write );
154                    PORT_WRITE(out_RETIRE_READ_RA               [x][y], entry->read_ra              );
155                    PORT_WRITE(out_RETIRE_NUM_REG_RA_PHY        [x][y], entry->num_reg_ra_phy       );
156                    PORT_WRITE(out_RETIRE_READ_RB               [x][y], entry->read_rb              );
157                    PORT_WRITE(out_RETIRE_NUM_REG_RB_PHY        [x][y], entry->num_reg_rb_phy       );
158                    PORT_WRITE(out_RETIRE_READ_RC               [x][y], entry->read_rc              );
159                    PORT_WRITE(out_RETIRE_NUM_REG_RC_PHY        [x][y], entry->num_reg_rc_phy       );
160                    PORT_WRITE(out_RETIRE_WRITE_RD              [x][y], entry->write_rd             );
161                    PORT_WRITE(out_RETIRE_NUM_REG_RD_LOG        [x][y], entry->num_reg_rd_log       );
162                    PORT_WRITE(out_RETIRE_NUM_REG_RD_PHY_OLD    [x][y], entry->num_reg_rd_phy_old   );
163                    PORT_WRITE(out_RETIRE_NUM_REG_RD_PHY_NEW    [x][y], entry->num_reg_rd_phy_new   );
164                    PORT_WRITE(out_RETIRE_WRITE_RE              [x][y], write_re                    );
165                    PORT_WRITE(out_RETIRE_NUM_REG_RE_LOG        [x][y], num_reg_re_log              );
166                    PORT_WRITE(out_RETIRE_NUM_REG_RE_PHY_OLD    [x][y], entry->num_reg_re_phy_old   );
167                    PORT_WRITE(out_RETIRE_NUM_REG_RE_PHY_NEW    [x][y], entry->num_reg_re_phy_new   );
168                  }
169              }
170
171            // Retire "in-order"
172            can_retire [x] &= retire_val [x][y];
173          }
174      }
175   
176    for (uint32_t i=0; i<_param->_nb_rename_unit; i++)
177      for (uint32_t j=0; j<_param->_nb_inst_retire[i]; j++)
178        PORT_WRITE(out_RETIRE_VAL [i][j],retire_val [i][j]);
179
180    for (uint32_t i=0; i<_param->_nb_front_end; ++i)
181      for (uint32_t j=0; j<_param->_nb_context[i]; ++j)
182        {
183          PORT_WRITE(out_SPR_WRITE_VAL       [i][j], spr_write_val       [i][j]);
184          PORT_WRITE(out_SPR_WRITE_SR_F_VAL  [i][j], spr_write_sr_f_val  [i][j]);
185          PORT_WRITE(out_SPR_WRITE_SR_F      [i][j], spr_write_sr_f      [i][j]);
186          PORT_WRITE(out_SPR_WRITE_SR_CY_VAL [i][j], spr_write_sr_cy_val [i][j]);
187          PORT_WRITE(out_SPR_WRITE_SR_CY     [i][j], spr_write_sr_cy     [i][j]);
188          PORT_WRITE(out_SPR_WRITE_SR_OV_VAL [i][j], spr_write_sr_ov_val [i][j]);
189          PORT_WRITE(out_SPR_WRITE_SR_OV     [i][j], spr_write_sr_ov     [i][j]);
190        }
191
192    log_end(Commit_unit,FUNCTION);
193  };
194
195}; // end namespace commit_unit
196}; // end namespace ooo_engine
197}; // end namespace multi_ooo_engine
198}; // end namespace core
199}; // end namespace behavioural
200}; // end namespace morpheo             
201#endif
Note: See TracBrowser for help on using the repository browser.