source: trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Documents/article-morpheo-share_architectural_ressources_between_hardware_context/fr.old/04_methodologie.tex @ 2

Last change on this file since 2 was 2, checked in by kane, 17 years ago

Import Morpheo

File size: 2.7 KB
Line 
1\section{Méthodologie}\label{methodologie}
2
3\subsection{Charge de travails}
4
5Dans un premier temps, nous avons sélectionné 6 benchmarks parmit les SPECINT2000 (164.gzip, 175.vpr, 181.mcf, 255.vortex, 256.bzip2, 300.twolf). Nous ne les avons pas tous sélectionnée afin de ne pas avoir trop de simulations à effectuer et car tous les benchmarks ne fonctionnes pas (problème de compatibilité avec gcc 4 et avec notre modèle).
6
7
8Le nombre de software soumit au architecture est décrite par la combinaison $C_{nb\_benchmarks}^{nb\_threads}$. Comme le nombre de benchmark est de 6 pour 4 threads possible, nous obtenons une charge de travails composée de 15 simulations.
9
10Pour les libraries standard (libc et libm) ainsi que les fonctions bas niveaux (read, write, open, close ...) qu'un système d'exploitation ce doit d'offrit, nous utilisons la librairie {\it Newlib}.
11
12\subsection{Simulation}
13
14Pour les simulations, nous avons prit 14 instances de notre modèle. Elle sont déterminer par le nombre de cluster (A), le nombre d'UL de chaque cluster (B) et le nombre de contexte de chaque UL (C). De plus chaque UL n'a accès qu'a un sous ensemble distinct d'ALU. Le nombre d'ALU accèssible par un core est définit par la taille du groupe (D).
15
16Si E=A*B*C, nous nommerons une instance x$E$\_$A$\_$B$\_$C$-$D$. Le tableau suivant récapitules toutes les instances que nous avons sélectionnés.
17
18\begin{tabular}{ccccc}
19Nom          & Cluster & UL & Contexte & Taille groupe d'ALUs\\
20x4-1\_1\_4-8 & 1       & 1  & 4        & 8\\
21x4-1\_2\_2-8 & 1       & 2  & 2        & 8\\
22x4-1\_2\_2-4 & 1       & 2  & 2        & 4\\
23x4-1\_4\_1-8 & 1       & 4  & 1        & 8\\
24x4-1\_4\_1-2 & 1       & 4  & 1        & 2\\
25x4-2\_1\_2-8 & 2       & 1  & 2        & 8\\
26x4-2\_1\_2-4 & 2       & 1  & 2        & 4\\
27x4-2\_2\_1-8 & 2       & 2  & 1        & 8\\
28x4-2\_2\_1-4 & 2       & 2  & 1        & 4\\
29x4-2\_2\_1-2 & 2       & 2  & 1        & 2\\
30x4-4\_1\_1-8 & 4       & 1  & 1        & 8\\
31x4-4\_1\_1-4 & 4       & 1  & 1        & 4\\
32x4-4\_1\_1-2 & 4       & 1  & 1        & 2\\
33\end{tabular}
34
35Nous simulerons 110 millions de cycles. Les 10 premiers millions seront ignorés afin de ne pas dégrader les résultats avec des miss à froid des caches et des unités de spéculations. Pour chaque instance, nous prenons le nombre d'instructions éxecutée des 15 simulations. Ce résultat est comparer à la moyenne des 6 benchmarks éxecuter dans la version Single Thread du processeur (execution séquentiels des 6 benchmarks avec la même instance).
36
37Nous pouvons remarque que les instances ne vont pas être comparé entre eux par une instance de référence, mais serons comparer avec le speedup de la version MT par rapport à la version ST. Ceci à la bonne propriété d'avoir une borne maximal au speed up qui est le nombre de thread (ici 4).
38
Note: See TracBrowser for help on using the repository browser.