source: trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/synthese_FPGA-registerfile_1_bank.dat @ 57

Last change on this file since 57 was 57, checked in by rosiere, 17 years ago
  • VHDL - RegisterFile_Multi_Banked (only partial_crossbar)
  • SystemC - modif Component, interface and co -> ajout du type Tusage_T pour instancier un coposant mais ne demander que le VHDL ou le systemC.
  • Séminaire interne
File size: 1.2 KB
Line 
1 10  580  # R:1  W:1     0    96 (  32   64)
2 10  512  # R:1  W:1     0    96 (  32   64)
3 70  591  # R:2  W:1     0   103 (  39   64)
4 70  512  # R:2  W:1     0   103 (  39   64)
5130  602  # R:4  W:1     0   110 (  46   64)
6130  512  # R:4  W:1     0   110 (  46   64)
7190  628  # R:8  W:1     0   127 (  63   64)
8190  512  # R:8  W:1     0   127 (  63   64)
9250  623  # R:1  W:2     0   135 (  71   64)
10250  512  # R:1  W:2     0   135 (  71   64)
11310  666  # R:1  W:4     0   174 ( 110   64)
12310  512  # R:1  W:4     0   174 ( 110   64)
13370  756  # R:1  W:8     0   256 ( 192   64)
14370  512  # R:1  W:8     0   256 ( 192   64)
15# 10   96  # R:1  W:1     0    96 (  32   64)
16# 10   64  # R:1  W:1     0    96 (  32   64)
17# 70  103  # R:2  W:1     0   103 (  39   64)
18# 70   64  # R:2  W:1     0   103 (  39   64)
19#130  110  # R:4  W:1     0   110 (  46   64)
20#130   64  # R:4  W:1     0   110 (  46   64)
21#190  127  # R:8  W:1     0   127 (  63   64)
22#190   64  # R:8  W:1     0   127 (  63   64)
23#250  135  # R:1  W:2     0   135 (  71   64)
24#250   64  # R:1  W:2     0   135 (  71   64)
25#310  174  # R:1  W:4     0   174 ( 110   64)
26#310   64  # R:1  W:4     0   174 ( 110   64)
27#370  256  # R:1  W:8     0   256 ( 192   64)
28#370   64  # R:1  W:8     0   256 ( 192   64)
29
Note: See TracBrowser for help on using the repository browser.