source: trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/synthese_FPGA-registerfile_monolithic.dat @ 57

Last change on this file since 57 was 57, checked in by rosiere, 17 years ago
  • VHDL - RegisterFile_Multi_Banked (only partial_crossbar)
  • SystemC - modif Component, interface and co -> ajout du type Tusage_T pour instancier un coposant mais ne demander que le VHDL ou le systemC.
  • Séminaire interne
File size: 1.3 KB
Line 
1  0   580  # R:1  W:1     0    96 (  32   64)
2  0   512  # R:1  W:1     0    96 (  32   64)
3 60  1156  # R:2  W:1     0   192 (  64  128)
4 60  1024  # R:2  W:1     0   192 (  64  128)
5120  2308  # R:4  W:1     0   384 ( 128  256)
6120  2048  # R:4  W:1     0   384 ( 128  256)
7180  4612  # R:8  W:1     0   768 ( 256  512)
8180  4096  # R:8  W:1     0   768 ( 256  512)
9240 23526  # R:1  W:2  1024  1476 (1476    0)
10240 16384  # R:1  W:2  1024  1476 (1476    0)
11300 43052  # R:1  W:4  1024  2639 (2639    0)
12300 16384  # R:1  W:4  1024  2639 (2639    0)
13360 90104  # R:1  W:8  1024  4597 (4597    0)
14360 16384  # R:1  W:8  1024  4597 (4597    0)
15#  0   96  # R:1  W:1     0    96 (  32   64)
16#  0   64  # R:1  W:1     0    96 (  32   64)
17# 60  192  # R:2  W:1     0   192 (  64  128)
18# 60  128  # R:2  W:1     0   192 (  64  128)
19#120  384  # R:4  W:1     0   384 ( 128  256)
20#120  256  # R:4  W:1     0   384 ( 128  256)
21#180  768  # R:8  W:1     0   768 ( 256  512)
22#180  512  # R:8  W:1     0   768 ( 256  512)
23#240 1476  # R:1  W:2  1024  1476 (1476    0)
24#240 1024  # R:1  W:2  1024  1476 (1476    0)
25#300 2639  # R:1  W:4  1024  2639 (2639    0)
26#300 1024  # R:1  W:4  1024  2639 (2639    0)
27#360 4597  # R:1  W:8  1024  4597 (4597    0)
28#360 1024  # R:1  W:8  1024  4597 (4597    0)
Note: See TracBrowser for help on using the repository browser.