Diff [20:30] for / – Morpheo

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Counter/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Counter/SelfTest/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../..
+DIR_COMPONENT                   = ..
+include                         $(DIR_COMPONENT)/Makefile.defs
 LIBRARY                         = $(Counter_LIBRARY)
 …
 include                         ../Makefile.deps
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Group/Makefile

r20	r30
18	18	@$(MAKE) all_component
19	19
20		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	20	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
21	21	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
22	22	include $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Monolithic/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Monolithic/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Monolithic/SelfTest/configuration.cfg

-                      r20
+                      r30
 RegisterFile_Monolithic
        8       *2      # nb_port_read
+       8       *2      # nb_port_read
        4       *2      # nb_port_write
       256     *2      # nb_word
+      256     *2      # nb_word
       32      *2      # size_word

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Monolithic/SelfTest/mkf.info

-                      r20
+                      r30
 # RegisterFile_34
 target_dep      all     RegisterFile_34.ngc
 target_dep      RegisterFile_34.ngc     RegisterFile_34.prj
 target_dep      RegisterFile_34.prj     RegisterFile_34_Pack.vhdl RegisterFile_34.vhdl
+# RegisterFile_Monolithic_0
+target_dep      all     RegisterFile_Monolithic_0.ngc
+target_dep      RegisterFile_Monolithic_0.ngc   RegisterFile_Monolithic_0.prj
+target_dep      RegisterFile_Monolithic_0.prj   RegisterFile_Monolithic_0_Pack.vhdl RegisterFile_Monolithic_0.vhdl
 # RegisterFile_35
 target_dep      all     RegisterFile_35.ngc
 target_dep      RegisterFile_35.ngc     RegisterFile_35.prj
 target_dep      RegisterFile_35.prj     RegisterFile_35_Pack.vhdl RegisterFile_35.vhdl
+# RegisterFile_Monolithic_10
+target_dep      all     RegisterFile_Monolithic_10.ngc
+target_dep      RegisterFile_Monolithic_10.ngc  RegisterFile_Monolithic_10.prj
+target_dep      RegisterFile_Monolithic_10.prj  RegisterFile_Monolithic_10_Pack.vhdl RegisterFile_Monolithic_10.vhdl
+# RegisterFile_Monolithic_11
+target_dep      all     RegisterFile_Monolithic_11.ngc
+target_dep      RegisterFile_Monolithic_11.ngc  RegisterFile_Monolithic_11.prj
+target_dep      RegisterFile_Monolithic_11.prj  RegisterFile_Monolithic_11_Pack.vhdl RegisterFile_Monolithic_11.vhdl
+# RegisterFile_Monolithic_12
+target_dep      all     RegisterFile_Monolithic_12.ngc
+target_dep      RegisterFile_Monolithic_12.ngc  RegisterFile_Monolithic_12.prj
+target_dep      RegisterFile_Monolithic_12.prj  RegisterFile_Monolithic_12_Pack.vhdl RegisterFile_Monolithic_12.vhdl
+# RegisterFile_Monolithic_13
+target_dep      all     RegisterFile_Monolithic_13.ngc
+target_dep      RegisterFile_Monolithic_13.ngc  RegisterFile_Monolithic_13.prj
+target_dep      RegisterFile_Monolithic_13.prj  RegisterFile_Monolithic_13_Pack.vhdl RegisterFile_Monolithic_13.vhdl
+# RegisterFile_Monolithic_14
+target_dep      all     RegisterFile_Monolithic_14.ngc
+target_dep      RegisterFile_Monolithic_14.ngc  RegisterFile_Monolithic_14.prj
+target_dep      RegisterFile_Monolithic_14.prj  RegisterFile_Monolithic_14_Pack.vhdl RegisterFile_Monolithic_14.vhdl
+# RegisterFile_Monolithic_15
+target_dep      all     RegisterFile_Monolithic_15.ngc
+target_dep      RegisterFile_Monolithic_15.ngc  RegisterFile_Monolithic_15.prj
+target_dep      RegisterFile_Monolithic_15.prj  RegisterFile_Monolithic_15_Pack.vhdl RegisterFile_Monolithic_15.vhdl
+# RegisterFile_Monolithic_16
+target_dep      all     RegisterFile_Monolithic_16.ngc
+target_dep      RegisterFile_Monolithic_16.ngc  RegisterFile_Monolithic_16.prj
+target_dep      RegisterFile_Monolithic_16.prj  RegisterFile_Monolithic_16_Pack.vhdl RegisterFile_Monolithic_16.vhdl
+# RegisterFile_Monolithic_17
+target_dep      all     RegisterFile_Monolithic_17.ngc
+target_dep      RegisterFile_Monolithic_17.ngc  RegisterFile_Monolithic_17.prj
+target_dep      RegisterFile_Monolithic_17.prj  RegisterFile_Monolithic_17_Pack.vhdl RegisterFile_Monolithic_17.vhdl
+# RegisterFile_Monolithic_18
+target_dep      all     RegisterFile_Monolithic_18.ngc
+target_dep      RegisterFile_Monolithic_18.ngc  RegisterFile_Monolithic_18.prj
+target_dep      RegisterFile_Monolithic_18.prj  RegisterFile_Monolithic_18_Pack.vhdl RegisterFile_Monolithic_18.vhdl
+# RegisterFile_Monolithic_19
+target_dep      all     RegisterFile_Monolithic_19.ngc
+target_dep      RegisterFile_Monolithic_19.ngc  RegisterFile_Monolithic_19.prj
+target_dep      RegisterFile_Monolithic_19.prj  RegisterFile_Monolithic_19_Pack.vhdl RegisterFile_Monolithic_19.vhdl
+# RegisterFile_Monolithic_1
+target_dep      all     RegisterFile_Monolithic_1.ngc
+target_dep      RegisterFile_Monolithic_1.ngc   RegisterFile_Monolithic_1.prj
+target_dep      RegisterFile_Monolithic_1.prj   RegisterFile_Monolithic_10_Pack.vhdl RegisterFile_Monolithic_10.vhdl RegisterFile_Monolithic_11_Pack.vhdl RegisterFile_Monolithic_11.vhdl RegisterFile_Monolithic_12_Pack.vhdl RegisterFile_Monolithic_12.vhdl RegisterFile_Monolithic_13_Pack.vhdl RegisterFile_Monolithic_13.vhdl RegisterFile_Monolithic_14_Pack.vhdl RegisterFile_Monolithic_14.vhdl RegisterFile_Monolithic_15_Pack.vhdl RegisterFile_Monolithic_15.vhdl RegisterFile_Monolithic_16_Pack.vhdl RegisterFile_Monolithic_16.vhdl RegisterFile_Monolithic_17_Pack.vhdl RegisterFile_Monolithic_17.vhdl RegisterFile_Monolithic_18_Pack.vhdl RegisterFile_Monolithic_18.vhdl RegisterFile_Monolithic_19_Pack.vhdl RegisterFile_Monolithic_19.vhdl RegisterFile_Monolithic_1_Pack.vhdl RegisterFile_Monolithic_1.vhdl
+# RegisterFile_Monolithic_20
+target_dep      all     RegisterFile_Monolithic_20.ngc
+target_dep      RegisterFile_Monolithic_20.ngc  RegisterFile_Monolithic_20.prj
+target_dep      RegisterFile_Monolithic_20.prj  RegisterFile_Monolithic_20_Pack.vhdl RegisterFile_Monolithic_20.vhdl
+# RegisterFile_Monolithic_21
+target_dep      all     RegisterFile_Monolithic_21.ngc
+target_dep      RegisterFile_Monolithic_21.ngc  RegisterFile_Monolithic_21.prj
+target_dep      RegisterFile_Monolithic_21.prj  RegisterFile_Monolithic_21_Pack.vhdl RegisterFile_Monolithic_21.vhdl
+# RegisterFile_Monolithic_22
+target_dep      all     RegisterFile_Monolithic_22.ngc
+target_dep      RegisterFile_Monolithic_22.ngc  RegisterFile_Monolithic_22.prj
+target_dep      RegisterFile_Monolithic_22.prj  RegisterFile_Monolithic_22_Pack.vhdl RegisterFile_Monolithic_22.vhdl
+# RegisterFile_Monolithic_23
+target_dep      all     RegisterFile_Monolithic_23.ngc
+target_dep      RegisterFile_Monolithic_23.ngc  RegisterFile_Monolithic_23.prj
+target_dep      RegisterFile_Monolithic_23.prj  RegisterFile_Monolithic_23_Pack.vhdl RegisterFile_Monolithic_23.vhdl
+# RegisterFile_Monolithic_24
+target_dep      all     RegisterFile_Monolithic_24.ngc
+target_dep      RegisterFile_Monolithic_24.ngc  RegisterFile_Monolithic_24.prj
+target_dep      RegisterFile_Monolithic_24.prj  RegisterFile_Monolithic_24_Pack.vhdl RegisterFile_Monolithic_24.vhdl
+# RegisterFile_Monolithic_25
+target_dep      all     RegisterFile_Monolithic_25.ngc
+target_dep      RegisterFile_Monolithic_25.ngc  RegisterFile_Monolithic_25.prj
+target_dep      RegisterFile_Monolithic_25.prj  RegisterFile_Monolithic_25_Pack.vhdl RegisterFile_Monolithic_25.vhdl
+# RegisterFile_Monolithic_26
+target_dep      all     RegisterFile_Monolithic_26.ngc
+target_dep      RegisterFile_Monolithic_26.ngc  RegisterFile_Monolithic_26.prj
+target_dep      RegisterFile_Monolithic_26.prj  RegisterFile_Monolithic_26_Pack.vhdl RegisterFile_Monolithic_26.vhdl
+# RegisterFile_Monolithic_27
+target_dep      all     RegisterFile_Monolithic_27.ngc
+target_dep      RegisterFile_Monolithic_27.ngc  RegisterFile_Monolithic_27.prj
+target_dep      RegisterFile_Monolithic_27.prj  RegisterFile_Monolithic_27_Pack.vhdl RegisterFile_Monolithic_27.vhdl
+# RegisterFile_Monolithic_28
+target_dep      all     RegisterFile_Monolithic_28.ngc
+target_dep      RegisterFile_Monolithic_28.ngc  RegisterFile_Monolithic_28.prj
+target_dep      RegisterFile_Monolithic_28.prj  RegisterFile_Monolithic_28_Pack.vhdl RegisterFile_Monolithic_28.vhdl
+# RegisterFile_Monolithic_29
+target_dep      all     RegisterFile_Monolithic_29.ngc
+target_dep      RegisterFile_Monolithic_29.ngc  RegisterFile_Monolithic_29.prj
+target_dep      RegisterFile_Monolithic_29.prj  RegisterFile_Monolithic_29_Pack.vhdl RegisterFile_Monolithic_29.vhdl
+# RegisterFile_Monolithic_2
+target_dep      all     RegisterFile_Monolithic_2.ngc
+target_dep      RegisterFile_Monolithic_2.ngc   RegisterFile_Monolithic_2.prj
+target_dep      RegisterFile_Monolithic_2.prj   RegisterFile_Monolithic_20_Pack.vhdl RegisterFile_Monolithic_20.vhdl RegisterFile_Monolithic_21_Pack.vhdl RegisterFile_Monolithic_21.vhdl RegisterFile_Monolithic_22_Pack.vhdl RegisterFile_Monolithic_22.vhdl RegisterFile_Monolithic_23_Pack.vhdl RegisterFile_Monolithic_23.vhdl RegisterFile_Monolithic_24_Pack.vhdl RegisterFile_Monolithic_24.vhdl RegisterFile_Monolithic_25_Pack.vhdl RegisterFile_Monolithic_25.vhdl RegisterFile_Monolithic_26_Pack.vhdl RegisterFile_Monolithic_26.vhdl RegisterFile_Monolithic_27_Pack.vhdl RegisterFile_Monolithic_27.vhdl RegisterFile_Monolithic_28_Pack.vhdl RegisterFile_Monolithic_28.vhdl RegisterFile_Monolithic_29_Pack.vhdl RegisterFile_Monolithic_29.vhdl RegisterFile_Monolithic_2_Pack.vhdl RegisterFile_Monolithic_2.vhdl
+# RegisterFile_Monolithic_30
+target_dep      all     RegisterFile_Monolithic_30.ngc
+target_dep      RegisterFile_Monolithic_30.ngc  RegisterFile_Monolithic_30.prj
+target_dep      RegisterFile_Monolithic_30.prj  RegisterFile_Monolithic_30_Pack.vhdl RegisterFile_Monolithic_30.vhdl
+# RegisterFile_Monolithic_31
+target_dep      all     RegisterFile_Monolithic_31.ngc
+target_dep      RegisterFile_Monolithic_31.ngc  RegisterFile_Monolithic_31.prj
+target_dep      RegisterFile_Monolithic_31.prj  RegisterFile_Monolithic_31_Pack.vhdl RegisterFile_Monolithic_31.vhdl
+# RegisterFile_Monolithic_32
+target_dep      all     RegisterFile_Monolithic_32.ngc
+target_dep      RegisterFile_Monolithic_32.ngc  RegisterFile_Monolithic_32.prj
+target_dep      RegisterFile_Monolithic_32.prj  RegisterFile_Monolithic_32_Pack.vhdl RegisterFile_Monolithic_32.vhdl
+# RegisterFile_Monolithic_33
+target_dep      all     RegisterFile_Monolithic_33.ngc
+target_dep      RegisterFile_Monolithic_33.ngc  RegisterFile_Monolithic_33.prj
+target_dep      RegisterFile_Monolithic_33.prj  RegisterFile_Monolithic_33_Pack.vhdl RegisterFile_Monolithic_33.vhdl
+# RegisterFile_Monolithic_34
+target_dep      all     RegisterFile_Monolithic_34.ngc
+target_dep      RegisterFile_Monolithic_34.ngc  RegisterFile_Monolithic_34.prj
+target_dep      RegisterFile_Monolithic_34.prj  RegisterFile_Monolithic_34_Pack.vhdl RegisterFile_Monolithic_34.vhdl
+# RegisterFile_Monolithic_35
+target_dep      all     RegisterFile_Monolithic_35.ngc
+target_dep      RegisterFile_Monolithic_35.ngc  RegisterFile_Monolithic_35.prj
+target_dep      RegisterFile_Monolithic_35.prj  RegisterFile_Monolithic_35_Pack.vhdl RegisterFile_Monolithic_35.vhdl
+# RegisterFile_Monolithic_3
+target_dep      all     RegisterFile_Monolithic_3.ngc
+target_dep      RegisterFile_Monolithic_3.ngc   RegisterFile_Monolithic_3.prj
+target_dep      RegisterFile_Monolithic_3.prj   RegisterFile_Monolithic_30_Pack.vhdl RegisterFile_Monolithic_30.vhdl RegisterFile_Monolithic_31_Pack.vhdl RegisterFile_Monolithic_31.vhdl RegisterFile_Monolithic_32_Pack.vhdl RegisterFile_Monolithic_32.vhdl RegisterFile_Monolithic_33_Pack.vhdl RegisterFile_Monolithic_33.vhdl RegisterFile_Monolithic_34_Pack.vhdl RegisterFile_Monolithic_34.vhdl RegisterFile_Monolithic_35_Pack.vhdl RegisterFile_Monolithic_35.vhdl RegisterFile_Monolithic_3_Pack.vhdl RegisterFile_Monolithic_3.vhdl
+# RegisterFile_Monolithic_4
+target_dep      all     RegisterFile_Monolithic_4.ngc
+target_dep      RegisterFile_Monolithic_4.ngc   RegisterFile_Monolithic_4.prj
+target_dep      RegisterFile_Monolithic_4.prj   RegisterFile_Monolithic_4_Pack.vhdl RegisterFile_Monolithic_4.vhdl
+# RegisterFile_Monolithic_5
+target_dep      all     RegisterFile_Monolithic_5.ngc
+target_dep      RegisterFile_Monolithic_5.ngc   RegisterFile_Monolithic_5.prj
+target_dep      RegisterFile_Monolithic_5.prj   RegisterFile_Monolithic_5_Pack.vhdl RegisterFile_Monolithic_5.vhdl
+# RegisterFile_Monolithic_6
+target_dep      all     RegisterFile_Monolithic_6.ngc
+target_dep      RegisterFile_Monolithic_6.ngc   RegisterFile_Monolithic_6.prj
+target_dep      RegisterFile_Monolithic_6.prj   RegisterFile_Monolithic_6_Pack.vhdl RegisterFile_Monolithic_6.vhdl
+# RegisterFile_Monolithic_7
+target_dep      all     RegisterFile_Monolithic_7.ngc
+target_dep      RegisterFile_Monolithic_7.ngc   RegisterFile_Monolithic_7.prj
+target_dep      RegisterFile_Monolithic_7.prj   RegisterFile_Monolithic_7_Pack.vhdl RegisterFile_Monolithic_7.vhdl
+# RegisterFile_Monolithic_8
+target_dep      all     RegisterFile_Monolithic_8.ngc
+target_dep      RegisterFile_Monolithic_8.ngc   RegisterFile_Monolithic_8.prj
+target_dep      RegisterFile_Monolithic_8.prj   RegisterFile_Monolithic_8_Pack.vhdl RegisterFile_Monolithic_8.vhdl
+# RegisterFile_Monolithic_9
+target_dep      all     RegisterFile_Monolithic_9.ngc
+target_dep      RegisterFile_Monolithic_9.ngc   RegisterFile_Monolithic_9.prj
+target_dep      RegisterFile_Monolithic_9.prj   RegisterFile_Monolithic_9_Pack.vhdl RegisterFile_Monolithic_9.vhdl

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/SelfTest/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../../..
+DIR_COMPONENT                   = ..
+include                         $(DIR_COMPONENT)/Makefile.defs
 LIBRARY                         = $(RegisterFile_Multi_Banked_Glue_LIBRARY)
 …
 library_clean                   : RegisterFile_Multi_Banked_Glue_library_clean
 include                         ../Makefile.deps
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_COMPONENT)/Makefile.deps
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/SelfTest/configuration.cfg

-                      r20
+                      r30
 RegisterFile_Multi_Banked_Glue
        4       *2      # nb_port_read
+      11      *2      # nb_port_read
        4       *2      # nb_port_write
        8       +1      # size_address
       32      *2      # size_word
        2       *2      # nb_bank
        2       *2      # nb_port_read_by_bank
+       4       *2      # nb_bank
+       3       *2      # nb_port_read_by_bank
        2       *2      # nb_port_write_by_bank
        1       +1      # crossbar
+       0       +1      # crossbar

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/SelfTest/src/test.cpp

-                      r20
+                      r30
 #define NB_ITERATION 16
+#define TEXT(str)  do {cout << "<" << name << "> : " << str << endl;} while (0)
 #define LABEL(str) do {cout << "{"+toString(static_cast<uint32_t>(sc_simulation_time()))+"} " << str << endl; _RegisterFile_Multi_Banked_Glue->vhdl_testbench_label(str);} while (0)
 …
            morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::Parameters _param)
+{
   cout << "<" << name << "> : Simulation SystemC" << endl;
+  TEXT("Simulation SystemC");
   RegisterFile_Multi_Banked_Glue * _RegisterFile_Multi_Banked_Glue = new RegisterFile_Multi_Banked_Glue (name.c_str(),
 …
    ********************************************************/
   cout << "<" << name << "> Instanciation of _RegisterFile_Multi_Banked_Glue" << endl;
+   TEXT("Instanciation of _RegisterFile_Multi_Banked_Glue");
   (*(_RegisterFile_Multi_Banked_Glue->in_CLOCK))        (*(CLOCK));
 …
   cout << "<" << name << "> Start Simulation ............" << endl;
+   TEXT("Start Simulation ............");
   /********************************************************
 …
   uint32_t   read_in_num_bank [_param._nb_port_read]; // Number of bank
+//Tcontrol_t read_in_valid    [_param._nb_port_read];
+  Tcontrol_t read_is_busy     [_param._nb_port_read];
+  bool       read_out_find    [_param._nb_bank][_param._nb_port_read_by_bank];
+  uint32_t   read_out_port    [_param._nb_bank][_param._nb_port_read_by_bank];
   Tcontrol_t read_in_ack      [_param._nb_port_read]; // to test
   Tdata_t    read_in_data     [_param._nb_port_read]; // to test
   Tcontrol_t read_out_val     [_param._nb_bank][_param._nb_port_read_by_bank];
-  Tcontrol_t read_out_ack     [_param._nb_bank][_param._nb_port_read_by_bank];
   Taddress_t read_out_address [_param._nb_bank][_param._nb_port_read_by_bank];
+  Tcontrol_t read_is_busy     [_param._nb_port_read];
+  Tcontrol_t read_select_val  [_param._nb_bank][_param._nb_port_read        ];
+  Tcontrol_t read_select_ack  [_param._nb_bank][_param._nb_port_read        ];
+  Tcontrol_t read_select_val  [_param._nb_bank][_param._nb_port_read_by_bank][_param._nb_port_read];
   LABEL("Loop of Test");
 …
       LABEL("Iteration "+toString(iteration));
       LABEL("Test read_in");
+      //LABEL("Test read_in");
       // Write in interface "read_in"
 …
+        {
           read_in_num_bank  [i] =  rand() % _param._nb_bank;
           Tcontrol_t read_in_valid = (rand() % 2) != 0;
+          Tcontrol_t read_in_val = (rand() % 2) != 0;
           Taddress_t address    = (read_in_num_bank[i] << _param._shift_address) | (gen_mask<Taddress_t>(_param._size_address-_param._shift_address) & i);
+          read_is_busy      [i] = (read_in_valid == 0);
+          read_in_ack       [i] = 0;
+          read_in_data      [i] = 0;
+          READ_IN_VAL       [i]->write(read_in_valid);
+          READ_IN_ADDRESS   [i]->write(address);
+          for (uint32_t j=0; j<_param._nb_bank; j++)
+            read_select_ack [j][i] = 0;
+          read_is_busy      [i] = (read_in_val == 0);   // invalid = busy
+          read_in_ack       [i] = 0;                    // init
+          read_in_data      [i] = 0;                    // init
+          READ_IN_VAL       [i]->write(read_in_val);    // write signal
+          READ_IN_ADDRESS   [i]->write(address);        // write signal
+        }
-      for (uint32_t i=0; i<_param._nb_bank; i++)
-        for (uint32_t j=0; j<_param._nb_port_read_by_bank; j++)
+          {
-            read_out_ack      [i][j] = (rand() % 2) != 0;
-            READ_OUT_ACK      [i][j]->write(read_out_ack      [i][j]);
-            READ_OUT_DATA     [i][j]->write((j<<1)|1); // (j<<1)|1 afin de n'avoir jamais 0
+          }
       // compute the good read_select
       for (uint32_t i=0; i<_param._nb_bank; i++)
         for (uint32_t j=0; j<_param._nb_port_read_by_bank; j++)
+          {
+            Tcontrol_t read_out_ack = (rand() % 2) != 0;
+            READ_OUT_ACK     [i][j]->write(read_out_ack);
+            READ_OUT_DATA    [i][j]->write((j<<1)|1);            // (j<<1)|1 afin de n'avoir jamais 0
+            read_out_find    [i][j] = false;
+            read_out_port    [i][j] = 0;
+            read_out_val     [i][j] = 0;
+            read_out_address [i][j] = 0;
             bool find = false; // have find a port_in to link with this port_out
             for (uint32_t k=0; k<_param._nb_port_select_by_bank_read_port[j]; k++)
+              {
                 uint32_t num_port; // number of port
 …
                   num_port = k;
                 else
                   num_port = _param._link_port_read [i];
                 read_select_val [i][num_port] = read_out_ack [i][j] && not read_is_busy [num_port];
+                if ((read_out_ack [i][j] == 0) || find)
                   read_select_ack [i][num_port] = 0; // read_out is busy or already find
                 else
+                  num_port = k*_param._nb_port_read_by_bank+j;
+                read_select_val [i][j][k] = read_out_ack and not read_is_busy [num_port] and (read_in_num_bank[num_port] == i); // select val if port is not busy and out accept a data
+                Tcontrol_t read_select_ack = 0;
+                // test a previous find
+                if (not ((read_out_ack == 0) || find))
+                  {
                     // find a busy port?
                     find = not read_is_busy [num_port];
                     read_is_busy       [num_port]|= find;
                     read_select_ack [i][num_port] = find;
+                    find                      = read_select_val;
+                    read_is_busy   [num_port]|= find; // port became busy if find
+                    read_select_ack           = find; // ack if find
                     if (find)
+                      {
+                        read_out_find    [i][j] = true;
+                        read_out_port    [i][j] = num_port;
+                        // know the good output
                         read_in_ack      [num_port] = 1;
                         read_in_data     [num_port] = ((j<<1)|1);
                         read_out_val     [i][j]     = 1;
                         read_out_address [i][j]     = (read_in_num_bank[i] << _param._shift_address) | (gen_mask<Taddress_t>(_param._size_address-_param._shift_address) & i);
+                        read_out_address [i][j]     = (i << _param._shift_address) | (gen_mask<Taddress_t>(_param._size_address-_param._shift_address) & num_port);
+                      }
+                  }
                 READ_SELECT_ACK [i][j][k]->write(read_select_ack [i][num_port]);
+                READ_SELECT_ACK [i][j][k]->write(read_select_ack);
+              }
+          }
 …
       sc_start(1);
+//       // lot of test
+//   public    : SC_OUT(Tcontrol_t)           ** out_READ_IN_ACK       ;
+//   public    : SC_OUT(Tdata_t   )           ** out_READ_IN_DATA      ;
+//   public    : SC_OUT(Tcontrol_t)         **** out_READ_SELECT_VAL   ;
+//   public    : SC_OUT(Tcontrol_t)          *** out_READ_OUT_VAL      ;
+//   public    : SC_OUT(Taddress_t)          *** out_READ_OUT_ADDRESS  ;
+      // test output
+      TEXT ("===== Test Output =====");
+      for (uint32_t i=0; i<_param._nb_port_read; i++)
+        {
+          TEXT ("Read_in         [" << i << "]       : "
+                << READ_IN_VAL [i]->read() << ","
+                << read_in_ack [i]         << " - "
+                << "Reg[" << READ_IN_ADDRESS [i]->read() << "] -> "
+                << read_in_data [i] << " "
+                << "{bank : " << read_in_num_bank[i] << "}"
+                );
+          TEST (Tcontrol_t, read_in_ack  [i], READ_IN_ACK  [i]->read());
+          if (READ_IN_VAL [i]->read() and READ_IN_ACK [i]->read())
+          TEST (Tdata_t   , read_in_data [i], READ_IN_DATA [i]->read());
+        }
+      cout << endl;
+      for (uint32_t i=0; i<_param._nb_bank; i++)
+        for (uint32_t j=0; j<_param._nb_port_read_by_bank; j++)
+          {
+            TEXT ("Read_out        [" << i << "][" << j << "]    : "
+                  << read_out_val [i][j]         << ","
+                  << READ_OUT_ACK [i][j]->read() << " - "
+                  << "Reg[" << read_out_address [i][j] << "] -> "
+                  << READ_OUT_DATA [i][j]->read() << " - "
+                  << "[" << read_out_find [i][j]<< " , "
+                  << read_out_port    [i][j] << "]"
+                  );
+            TEST (Tcontrol_t, read_out_val     [i][j], READ_OUT_VAL     [i][j]->read());
+            if (READ_OUT_VAL [i][j]->read() and READ_OUT_ACK [i][j]->read())
+            TEST (Taddress_t, read_out_address [i][j], READ_OUT_ADDRESS [i][j]->read());
+            for (uint32_t k=0; k<_param._nb_port_select_by_bank_read_port[j]; k++)
+              {
+                uint32_t num_port; // number of port
+                // compute the good number of port
+                if (_param._crossbar == FULL_CROSSBAR)
+                  num_port = k;
+                else
+                  num_port = k*_param._nb_port_read_by_bank+j;
+                TEXT (" * Read_select  [" << i << "][" << j << "][" << k << "] : "
+                      << read_select_val [i][j][k]         << ","
+                      << READ_SELECT_ACK [i][j][k]->read() << " - "
+                      << "link with read_in[" << num_port << "]"
+                      );
+                TEST (Tcontrol_t, read_select_val  [i][j][k], READ_SELECT_VAL  [i][j][k]->read());
+              }
+          }
+    }
+  sc_start(0);
   /********************************************************
 …
    ********************************************************/
   cout << "<" << name << "> ............ Stop Simulation" << endl;
+  TEXT("............ Stop Simulation");
   delete CLOCK;
+  TEXT("delete read_in");
   for (uint32_t i=0; i<_param._nb_port_read; i++)
+    {
+//       TEXT("1, i " << i);
       delete READ_IN_VAL       [i];
+//       TEXT("2");
       delete READ_IN_ACK       [i];
+//       TEXT("3");
       delete READ_IN_ADDRESS   [i];
+//       TEXT("4");
       delete READ_IN_DATA      [i];
+//       TEXT("5");
+    }
 …
   delete READ_IN_DATA   ;
+  TEXT("delete read_select");
    for (uint32_t i=0; i<_param._nb_bank; i++)
+     {
 …
    delete READ_SELECT_ACK;
+  TEXT("delete read_out");
    for (uint32_t i=0; i<_param._nb_bank; i++)
+     {
 …
   delete READ_OUT_DATA   ;
+  TEXT("delete write_in");
   for (uint32_t i=0; i<_param._nb_port_write; i++)
+    {
 …
   delete WRITE_IN_DATA   ;
+  TEXT("delete write_select");
   for (uint32_t i=0; i<_param._nb_bank; i++)
+    {
 …
   delete WRITE_SELECT_ACK;
+  TEXT("delete write_out");
   for (uint32_t i=0; i<_param._nb_bank; i++)
+    {
 …
 #endif
   delete _RegisterFile_Multi_Banked_Glue;
+}

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/include/Parameters.h

-                      r20
+                      r30
   public : const uint32_t    _shift_address        ;
   public :       uint32_t  * _link_port_read       ;
   public :       uint32_t  * _link_port_write      ;
   public :       uint32_t  * _nb_port_select_by_bank_read_port ;
   public :       uint32_t  * _nb_port_select_by_bank_write_port;
+    // A lot of table to the partial crossbar
+  public :       uint32_t  * _link_port_read_in_to_out    ;
+  public :       uint32_t  * _link_port_read_in_to_select ;
+  public :       uint32_t  * _link_port_write_in_to_out   ;
+  public :       uint32_t  * _link_port_write_in_to_select;
     //-----[ methods ]-----------------------------------------------------------
 …
   public : ~Parameters () ;
   public : string msg_error (void);
+  public : string msg_error           (void);
   public :        string   print      (uint32_t depth);

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/include/RegisterFile_Multi_Banked_Glue.h

-                      r20
+                      r30
 #ifdef SYSTEMC
+    // function pointer
+  public : uint32_t  (morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::*link_port_read_in_to_out    ) (uint32_t, uint32_t);
+  public : uint32_t  (morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::*link_port_read_in_to_select ) (uint32_t, uint32_t);
+  public : uint32_t  (morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::*link_port_write_in_to_out   ) (uint32_t, uint32_t);
+  public : uint32_t  (morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::*link_port_write_in_to_select) (uint32_t, uint32_t);
+  public : uint32_t  full_crossbar_link_port_read_in_to_out        (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  full_crossbar_link_port_read_in_to_select     (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  full_crossbar_link_port_write_in_to_out       (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  full_crossbar_link_port_write_in_to_select    (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  partial_crossbar_link_port_read_in_to_out     (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  partial_crossbar_link_port_read_in_to_select  (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  partial_crossbar_link_port_write_in_to_out    (uint32_t num_port, uint32_t num_bank);
+  public : uint32_t  partial_crossbar_link_port_write_in_to_select (uint32_t num_port, uint32_t num_bank);
   private : void     allocation                (void);
   private : void     deallocation              (void);

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/src/Parameters.cpp

-                      r20
+                      r30
     _nb_port_write_by_bank (nb_port_write_by_bank),
     _crossbar              (crossbar             ),
     _shift_address         (static_cast<uint32_t>(ceil(log2(_nb_bank))))
+    _shift_address         (_size_address-static_cast<uint32_t>(ceil(log2(_nb_bank))))
+  {
     log_printf(FUNC,RegisterFile_Multi_Banked_Glue,"Parameters","Begin");
 …
         // All port_src is connected with one port_dest on each bank
+        _link_port_read  = new uint32_t [_nb_port_read ];
+        for (uint32_t i=0; i<_nb_port_read ; i++)
+          _link_port_read  [i] = i%_nb_port_read_by_bank;
+        _link_port_read_in_to_out          = new uint32_t [_nb_port_read ];
+        _link_port_read_in_to_select       = new uint32_t [_nb_port_read ];
+        _link_port_write_in_to_out         = new uint32_t [_nb_port_write];
+        _link_port_write_in_to_select      = new uint32_t [_nb_port_write];
+        uint32_t _nb_port_select_by_bank_read_port  [_nb_port_read_by_bank ];
+        uint32_t _nb_port_select_by_bank_write_port [_nb_port_write_by_bank];
+        // init
+        for (uint32_t i=0; i<_nb_port_read_by_bank ;i++)
+          _nb_port_select_by_bank_read_port  [i] = 0;
+        for (uint32_t i=0; i<_nb_port_read         ;i++)
+          {
+            uint32_t x = i%_nb_port_read_by_bank;
+            _link_port_read_in_to_out          [i] = x;
+            _link_port_read_in_to_select       [i] = _nb_port_select_by_bank_read_port [x];
+            _nb_port_select_by_bank_read_port  [x] ++;
+          }
+        _link_port_write = new uint32_t [_nb_port_write];
+        for (uint32_t i=0; i<_nb_port_write; i++)
+          _link_port_write [i] = i%_nb_port_write_by_bank;
+        // init
+        for (uint32_t i=0; i<_nb_port_write_by_bank ;i++)
+          _nb_port_select_by_bank_write_port [i] = 0;
+        for (uint32_t i=0; i<_nb_port_write         ;i++)
+          {
+            uint32_t x = i%_nb_port_write_by_bank;
+            _link_port_write_in_to_out         [i] = x;
+            _link_port_write_in_to_select      [i] = _nb_port_select_by_bank_write_port [x];
+            _nb_port_select_by_bank_write_port [x] ++;
+          }
+      }
     // else : don't allocate
-    _nb_port_select_by_bank_read_port  = new uint32_t [_nb_port_read_by_bank ];
-    if (_crossbar == FULL_CROSSBAR)
-      // All port_src is connected with all port_dest on each bank
-      for (uint32_t i=0; i<_nb_port_read_by_bank ;i++)
-        _nb_port_select_by_bank_read_port [i] = _nb_port_read;
-    else
-      // All port_src is connected with one port_dest on each bank
+      {
-        for (uint32_t i=0; i<_nb_port_read_by_bank ;i++)
-          _nb_port_select_by_bank_read_port [i] = 0;
-        for (uint32_t i=0; i<_nb_port_read         ;i++)
-          _nb_port_select_by_bank_read_port [_link_port_read [i]] ++;
+      }
-    _nb_port_select_by_bank_write_port = new uint32_t [_nb_port_write_by_bank];
-    if (_crossbar == FULL_CROSSBAR)
-      // All port_src is connected with all port_dest on each bank
-      for (uint32_t i=0; i<_nb_port_write_by_bank ;i++)
-        _nb_port_select_by_bank_write_port [i] = _nb_port_write;
-    else
-      // All port_src is connected with one port_dest on each bank
+      {
-        for (uint32_t i=0; i<_nb_port_write_by_bank ;i++)
-          _nb_port_select_by_bank_write_port [i] = 0;
-        for (uint32_t i=0; i<_nb_port_write         ;i++)
-          _nb_port_select_by_bank_write_port [_link_port_write[i]] ++;
+      }
     test();
     log_printf(FUNC,RegisterFile_Multi_Banked_Glue,"Parameters","End");
 …
+   {
     log_printf(FUNC,RegisterFile_Multi_Banked_Glue,"Parameters (copy)","Begin");
-    _nb_port_select_by_bank_read_port  = new uint32_t [_nb_port_read_by_bank ];
-    for (uint32_t i=0; i<_nb_port_read_by_bank; i++)
-      _nb_port_select_by_bank_read_port [i] = param._nb_port_select_by_bank_read_port [i];
-    _nb_port_select_by_bank_write_port = new uint32_t [_nb_port_write_by_bank ];
-    for (uint32_t i=0; i<_nb_port_write_by_bank; i++)
-      _nb_port_select_by_bank_write_port[i] = param._nb_port_select_by_bank_write_port [i];
     test();
     log_printf(FUNC,RegisterFile_Multi_Banked_Glue,"Parameters (copy)","End");

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/src/RegisterFile_Multi_Banked_Glue.cpp

-                      r20
+                      r30
     log_printf(FUNC,RegisterFile_Multi_Banked_Glue,"RegisterFile_Multi_Banked_Glue","Begin");
+#ifdef SYSTEMC
+    // write function pointer
+    if (_crossbar == PARTIAL_CROSSBAR)
+      {
+        link_port_read_in_to_out     = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::partial_crossbar_link_port_read_in_to_out    ;
+        link_port_read_in_to_select  = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::partial_crossbar_link_port_read_in_to_select ;
+        link_port_write_in_to_out    = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::partial_crossbar_link_port_write_in_to_out   ;
+        link_port_write_in_to_select = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::partial_crossbar_link_port_write_in_to_select;
+      }
+    else
+      {
+        link_port_read_in_to_out     = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::   full_crossbar_link_port_read_in_to_out    ;
+        link_port_read_in_to_select  = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::   full_crossbar_link_port_read_in_to_select ;
+        link_port_write_in_to_out    = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::   full_crossbar_link_port_write_in_to_out   ;
+        link_port_write_in_to_select = &morpheo::behavioural::generic::registerfile::registerfile_multi_banked::registerfile_multi_banked_glue::RegisterFile_Multi_Banked_Glue::   full_crossbar_link_port_write_in_to_select;
+      }
+#endif
 #ifdef STATISTICS
     log_printf(INFO,RegisterFile_Multi_Banked_Glue,"RegisterFile_Multi_Banked_Glue","Allocation of statistics");
 …
     allocation ();
 #if defined(STATISTICS) or defined(VHDL_TESTBENCH)
     log_printf(INFO,RegisterFile_Multi_Banked_Glue,"RegisterFile_Multi_Banked_Glue","Method - transition");

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/src/RegisterFile_Multi_Banked_Glue_genMealy_read_in.cpp

-                      r20
+                      r30
 #include "Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/RegisterFile_Multi_Banked_Glue/include/RegisterFile_Multi_Banked_Glue.h"
 namespace morpheo                    {
+namespace morpheo {
 namespace behavioural {
 namespace generic {
 …
 namespace registerfile_multi_banked_glue {
   void RegisterFile_Multi_Banked_Glue::genMealy_read_in (void)
+  {
     log_printf(FUNC,RegisterFile_Multi_Banked_Glue,"genMealy_read_in","Begin");
     for (uint32_t l=0; l<_param._nb_port_read; l++)
+    for (uint32_t i=0; i<_param._nb_port_read; i++)
+      {
         uint32_t num_bank = PORT_READ(in_READ_IN_ADDRESS [l])>>_param._shift_address;
+        log_printf(ALL,RegisterFile_Multi_Banked_Glue,"genMealy_read_in","read_in [%d]",i);
+        uint32_t num_bank        = PORT_READ(in_READ_IN_ADDRESS [i])>>_param._shift_address;
+        uint32_t num_port_out    = *link_port_read_in_to_out    (i,num_bank);
+        uint32_t num_port_select = *link_port_read_in_to_select (i,num_bank);
+        if (_param._crossbar == FULL_CROSSBAR)
+          {
+            // scearch in all possible destination the good
+            // if not found : num_port = 0
+            for (num_port = _param._nb_port_read_by_bank-1; num_port > 0; num_port --)
+              {
+                log_printf(ALL,RegisterFile_Multi_Banked_Glue,"genMealy_read_in","test read_out_port   %d",num_port);
+                for (uint32_t j=0; j<_param._nb_port_select_by_bank_read_port [num_port]; j++)
+                  {
+                log_printf(ALL,RegisterFile_Multi_Banked_Glue,"genMealy_read_in","test read_out_select %d",j);
+                    if (PORT_READ(in_READ_SELECT_ACK [num_bank][num_port][j])==1)
+                      goto end_FULL_CROSSBAR;
+                  }
+              }
+          }
+        end_FULL_CROSSBAR :
+        log_printf(TRACE,RegisterFile_Multi_Banked_Glue,"genMealy_read_in","read_in [%d] address : %.8x - num_bank %d, num_port %d",i,static_cast<uint32_t>(PORT_READ(in_READ_IN_ADDRESS [i])),num_bank,num_port);
+        PORT_WRITE(out_READ_IN_ACK  [i],PORT_READ(in_READ_SELECT_ACK [num_bank][num_port]));
+        PORT_WRITE(out_READ_IN_DATA [i],PORT_READ(in_READ_OUT_DATA   [num_bank][num_port]));
 //      (*(out_READ_IN_ACK  [l])) (*(in_READ_IN_ADDRESS [i][j]));
 //      (*(out_READ_IN_DATA [l])) (*(in_READ_IN_ADDRESS [i][j]));
-//      for (uint32_t i=0; i<_param._nb_bank; i++)
-//        for (uint32_t j=0; j<_param._nb_port_read_by_bank; j++)
-//          {
-//            (*(out_READ_IN_ACK  [l])) (*(in_READ_OUT_ACK      [i][j]));
-//            (*(out_READ_IN_DATA [l])) (*(in_READ_OUT_DATA     [i][j]));
-//            for (uint32_t k=0; k<_param._nb_port_select_by_bank_read_port[j]; k++)
-//              {
-//                (*(out_READ_IN_ACK  [l])) (*(in_READ_SELECT_ACK [i][j][k]));
-//                (*(out_READ_IN_DATA [l])) (*(in_READ_SELECT_ACK [i][j][k]));
-//              }
-//          }
+      }

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/RegisterFile/RegisterFile_Multi_Banked/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/SelfTest/configuration.cfg

r20	r30
1	1	Select_Priority_Fixed
2		2 16 *2 # nb_entity
3		0 1 +1 # encoding_one_hot
	2	16 16 *2 # nb_entity
	3	0 0 +1 # encoding_one_hot
4	4	1 1 +1 # encoding_compact

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/include/Select_Priority_Fixed.h

-                      r20
+                      r30
 #include "Behavioural/Generic/Select/Select_Priority_Fixed/include/Parameters.h"
 #include "Behavioural/Generic/Select/Select_Priority_Fixed/include/Types.h"
+#include "Behavioural/include/Interfaces.h"
 #ifdef STATISTICS
 #include "Behavioural/Generic/Select/Select_Priority_Fixed/include/Statistics.h"
 …
   private   : Vhdl_Testbench                 * _vhdl_testbench;
 #endif
+  private   : Interfaces                     * interfaces;
 #ifdef SYSTEMC
 …
 #if VHDL
   public  : void     vhdl                      (void);
   private : void     vhdl_port                 (Vhdl & vhdl);
   private : void     vhdl_declaration          (Vhdl & vhdl);
   private : void     vhdl_body                 (Vhdl & vhdl);
+  private : void     vhdl_port                 (Vhdl * & vhdl);
+  private : void     vhdl_declaration          (Vhdl * & vhdl);
+  private : void     vhdl_body                 (Vhdl * & vhdl);
 #endif

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed.cpp

-                      r20
+                      r30
     log_printf(FUNC,Select_Priority_Fixed,"Select_Priority_Fixed","Begin");
+#ifdef SYSTEMC
+    log_printf(INFO,Select_Priority_Fixed,"Select_Priority_Fixed","Allocation");
+    allocation ();
+#endif
+#ifdef POSITION
+    log_printf(INFO,Select_Priority_Fixed,"Select_Priority_Fixed","Position");
+#endif
 #ifdef STATISTICS
     log_printf(INFO,Select_Priority_Fixed,"Select_Priority_Fixed","Allocation of statistics");
 …
     //  -> clock's signals
     _vhdl_testbench = new Vhdl_Testbench (_name);
-//     _vhdl_testbench->set_clock    ("in_CLOCK",false);
 #endif
 …
 #endif
-#ifdef VHDL_TESTBENCH
-    _vhdl_testbench->set_clock    ("in_CLOCK",true);
-#endif
 #ifdef SYSTEMC
-    log_printf(INFO,Select_Priority_Fixed,"Select_Priority_Fixed","Allocation");
-    allocation ();
 #if defined(STATISTICS) or defined(VHDL_TESTBENCH)
     log_printf(INFO,Select_Priority_Fixed,"Select_Priority_Fixed","Method - transition");
 …
 #endif
 #endif
     log_printf(FUNC,Select_Priority_Fixed,"Select_Priority_Fixed","End");

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed_allocation.cpp

-                      r20
+                      r30
 namespace select_priority_fixed {
   void Select_Priority_Fixed::allocation (void)
+  {
 …
     log_printf(FUNC,Select_Priority_Fixed,"allocation","Begin");
+     in_CLOCK        = new SC_CLOCK           ("in_CLOCK ");
+     in_NRESET       = new SC_IN (Tcontrol_t) ("in_NRESET");
+    interfaces = new Interfaces;
+    // ~~~~~[ Interface : "" ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
+    Interface interface_ ("", IN, WEST);
+    in_CLOCK        = interface_.set_signal_clk              ("clock" ,1, PORT_VHDL_YES_TESTBENCH_NO);
+    in_NRESET       = interface_.set_signal_in  <Tcontrol_t> ("nreset",1);
      in_VAL          = new SC_IN (Tcontrol_t)           * [_param._nb_entity];
 …
     for (uint32_t i=0; i<_param._nb_entity; i++)
+      {
+        rename = " in_VAL_"+toString(i);
+         in_VAL [i]      = new SC_IN (Tcontrol_t) (rename.c_str());
+         in_VAL [i]    = interface_.set_signal_in  <Tcontrol_t> ("val_"+toString(i),1);
         if (_param._encoding_one_hot)
+          {
+        rename = "out_ACK_"+toString(i);
+        out_ACK [i]      = new SC_OUT(Tcontrol_t) (rename.c_str());
+          }
+        out_ACK [i]    = interface_.set_signal_out <Tcontrol_t> ("ack_"+toString(i),1);
+      }
     if (_param._encoding_compact)
+      {
         out_ENTITY_ACK   = new SC_OUT(Tcontrol_t)           ("out_entity_ack");
         out_ENTITY       = new SC_OUT(Tentity_t)            ("out_entity");
+        out_ENTITY     = interface_.set_signal_out <Tentity_t > ("entity"    , _param._size_entity);
+        out_ENTITY_ACK = interface_.set_signal_out <Tcontrol_t> ("entity_ack", 1);
+      }
     // ~~~~~[ Component ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 …
 }; // end namespace select
 }; // end namespace generic
 }; // end namespace behavioural
 }; // end namespace morpheo

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed_deallocation.cpp

r20	r30
40	40	// ~~~~~[ Component ]~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
41	41
	42	delete interfaces;
	43
42	44	log_printf(FUNC,Select_Priority_Fixed,"deallocation","End");
43	45	};

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed_vhdl.cpp

-                      r20
+                      r30
+  {
     log_printf(FUNC,Select_Priority_Fixed,"vhdl","Begin");
-    Vhdl vhdl (_name);
+    vhdl.set_library_work (_name + "_Pack");
+    Vhdl * vhdl = new Vhdl (_name);
+    vhdl->set_library_work (_name + "_Pack");
     vhdl_port        (vhdl);
 …
     vhdl_body        (vhdl);
     vhdl.generate_file();
+    vhdl->generate_file();
     log_printf(FUNC,Select_Priority_Fixed,"vhdl","End");

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed_vhdl_body.cpp

r20	r30
16	16
17	17
18		void Select_Priority_Fixed::vhdl_body (Vhdl & vhdl)
	18	void Select_Priority_Fixed::vhdl_body (Vhdl * & vhdl)
19	19	{
20	20	log_printf(FUNC,Select_Priority_Fixed,"vhdl_body","Begin");
21		vhdl.set_body ("");
	21	vhdl->set_body ("");
22	22
23		vhdl.set_body("internal_entity <=");
	23	vhdl->set_body("internal_entity <=");
24	24	for (uint32_t i=0; i<_param._nb_entity; i++)
25	25	{
26		vhdl.set_body("\t"+std_logic_conv(_param._size_entity+1,i)+" when in_VAL_"+toString(i)+"='1' else");
	26	vhdl->set_body("\t"+std_logic_conv(_param._size_entity+1,i)+" when in_VAL_"+toString(i)+"='1' else");
27	27	}
28		vhdl.set_body("\t"+std_logic_conv(_param._size_entity+1,1<<_param._size_entity)+";");
29		vhdl.set_body ("");
	28	vhdl->set_body("\t"+std_logic_conv(_param._size_entity+1,1<<_param._size_entity)+";");
	29	vhdl->set_body ("");
30	30
31	31	if (_param._encoding_one_hot)
32	32	{
33	33	for (uint32_t i=0; i<_param._nb_entity; i++)
34		vhdl.set_body("out_ACK_"+toString(i)+" <= '1' when internal_entity"+std_logic_range(_param._size_entity+1)+" = "+std_logic_conv(_param._size_entity+1,i)+" else '0';");
35		vhdl.set_body ("");
	34	vhdl->set_body("out_ACK_"+toString(i)+" <= '1' when internal_entity"+std_logic_range(_param._size_entity+1)+" = "+std_logic_conv(_param._size_entity+1,i)+" else '0';");
	35	vhdl->set_body ("");
36	36	}
37	37
38	38	if (_param._encoding_compact)
39	39	{
40		vhdl.set_body ("out_ENTITY <= internal_entity"+std_logic_range(_param._size_entity-1, 0)+";");
41		vhdl.set_body ("out_ENTITY_ACK <= not internal_entity"+std_logic_range(_param._size_entity ,_param._size_entity)+";");
	40	vhdl->set_body ("out_ENTITY <= internal_entity"+std_logic_range(_param._size_entity-1, 0)+";");
	41	vhdl->set_body ("out_ENTITY_ACK <= not internal_entity"+std_logic_range(_param._size_entity ,_param._size_entity)+";");
42	42	}
43	43

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed_vhdl_declaration.cpp

-                      r20
+                      r30
   void Select_Priority_Fixed::vhdl_declaration (Vhdl & vhdl)
+  void Select_Priority_Fixed::vhdl_declaration (Vhdl * & vhdl)
+  {
     log_printf(FUNC,Select_Priority_Fixed,"vhdl_declaration","Begin");
     vhdl.set_signal("internal_entity",_param._size_entity+1);
+    vhdl->set_signal("internal_entity",_param._size_entity+1);
     log_printf(FUNC,Select_Priority_Fixed,"vhdl_declaration","End");

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Select/Select_Priority_Fixed/src/Select_Priority_Fixed_vhdl_port.cpp

-                      r20
+                      r30
 #include "Behavioural/Generic/Select/Select_Priority_Fixed/include/Select_Priority_Fixed.h"
+#ifdef VHDL_TESTBENCH
+# define VHDL_SET_PORT(name,direction,size) do {vhdl.set_port (name,direction,size); _vhdl_testbench->set_port (name,direction,size);} while (0)
+#else
+# define VHDL_SET_PORT(name,direction,size)     vhdl.set_port (name,direction,size)
+#endif
+namespace morpheo                    {
+namespace morpheo {
 namespace behavioural {
 namespace generic {
 …
 namespace select_priority_fixed {
+  void Select_Priority_Fixed::vhdl_port (Vhdl & vhdl)
+  void Select_Priority_Fixed::vhdl_port (Vhdl * & vhdl)
+  {
     log_printf(FUNC,Select_Priority_Fixed,"vhdl_port","Begin");
+    vhdl.set_port (" in_CLOCK ", IN, 1);
+    VHDL_SET_PORT (" in_NRESET", IN, 1);
+    for (uint32_t i=0; i<_param._nb_entity; i++)
+      {
+        VHDL_SET_PORT (" in_VAL_"+toString(i) , IN, 1);
+        if (_param._encoding_one_hot)
+        VHDL_SET_PORT ("out_ACK_"+toString(i) ,OUT, 1);
+      }
+    if (_param._encoding_compact)
+      {
+    VHDL_SET_PORT ("out_ENTITY    ",OUT,_param._size_entity);
+    VHDL_SET_PORT ("out_ENTITY_ACK",OUT,1);
+      }
+    log_printf(FUNC,Select_Priority_Fixed,"vhdl_port","End");
+#ifdef VHDL
+    interfaces->set_port(vhdl);
+#endif
+#ifdef VHDL_TESTBENCH
+    interfaces->set_port(_vhdl_testbench);
+   _vhdl_testbench->set_clock    ("in_CLOCK",true);
+#endif
+   log_printf(FUNC,Select_Priority_Fixed,"vhdl_port","End");
   };

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Shifter/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Shifter/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Victim/Victim_Pseudo_LRU/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Generic/Victim/Victim_Pseudo_LRU/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../
+DIR_COMPONENT                   = ./
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Makefile.Component

-                      r20
+                      r30
+#-----[ Variable ]-----------------------------------------
+#-----[ Directory ]----------------------------------------
+DIR_DOC                         = doc
 DIR_LIB                         = lib
 DIR_TEST                        = SelfTest
+#-----[ Variable ]-----------------------------------------
 OBJECTS                         = $(OBJECTS_COMMON)
 #-----[ Directory ]----------------------------------------
+#-----[ Rules ]--------------------------------------------
 .PRECIOUS                       : $(DIR_LIB)/%.a
 .NOPARALLEL                     : clean help
 …
                                 @$(MKDIR) $@
+document                        :
+                                @$(MAKE) --directory=$(DIR_DOC) --makefile=Makefile
 component_clean                 :
                                 @$(RM) $(DIR_LIB)
 …
                                 @$(ECHO) ""
                                 @$(ECHO) " * all_component        : compile all c++ file and generate library"
+                                @$(ECHO) " * document             : Generate documantation"
                                 @$(ECHO) " * clean                : Erase all generate files"
                                 @$(ECHO) " * help                 : print this text"
 …
                                 @$(MAKE) common_clean
                                 @$(MAKE) component_clean
+                                @if $(TEST) -d $(DIR_DOC); then $(MAKE) --directory=$(DIR_DOC) --makefile=Makefile clean; fi

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Makefile.Selftest

r20	r30
10	10	DIR_BIN = bin
11	11	DIR_LIB = ../lib
12		DIR_CFG_GEN = configuration_generated
	12	DIR_CFG_GEN = configuration_generated
13	13	DIR_CFG_USER = configuration
14	14	DIR_LOG = log

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Makefile.defs

-                      r20
+                      r30
 # [ Description ]
+#
-# Makefile
+#-----[ Simulator ]----------------------------------------
+SIMULATOR                       = systemcass_deps
+# 3 simulators :
+# systemc                       - SystemC
+# systemcass                    - SystemCASS
+# systemcass_deps               - SystemCASS, and use port dependency information instead of sensitivity list
+#-----[ Flags ]--------------------------------------------
+FLAGS                           =       -DVHDL                  \
+                                        -DVHDL_TESTBENCH        \
+                                        -DSYSTEMC               \
+                                        -DSTATISTICS            \
+                                        -DCONFIGURATION         \
+                                        -DDEBUG=DEBUG_ALL
+# Flags :
+# DEBUG={level}                 - Print Debug Message
+# VHDL                          - To generate a vhdl's    model
+# SYSTEMC                       - To generate a systemc's model
+# CONFIGURATION                 - To generate a configuration file (it's input of viewer)
+# STATISTICS     (need SYSTEMC) - In the simulation, generate a statistics's file
+# VHDL_TESTBENCH (need SYSTEMC) - In the simulation, generate two testbench's file (input and ouput) to validate the vhdl's model
+#-----[ Directory ]----------------------------------------
+DIR_COMPONENT_MORPHEO           = ..
+DIR_MORPHEO                     = $(DIR_COMPONENT)/$(DIR_COMPONENT_MORPHEO)

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Makefile.mkf

-                      r20
+                      r30
+#
 all: _Generic/RegisterFile/SelfTest _Generic/Select/Priority_Fixed/SelfTest
+all: _Generic/RegisterFile/RegisterFile_Monolithic/SelfTest Generic/Select/Priority_Fixed/SelfTest
 _Generic/RegisterFile/SelfTest:
         gmake all -C Generic/RegisterFile/SelfTest
+_Generic/RegisterFile/RegisterFile_Monolithic/SelfTest:
+        gmake all -C Generic/RegisterFile/RegisterFile_Monolithic/SelfTest
+_Generic/Select/Priority_Fixed/SelfTest:
+        gmake all -C Generic/Select/Priority_Fixed/SelfTest
+Generic/Select/Priority_Fixed/SelfTest:
 clean:
+        gmake clean -C Generic/RegisterFile/SelfTest
+        gmake clean -C Generic/Select/Priority_Fixed/SelfTest
+        gmake clean -C Generic/RegisterFile/RegisterFile_Monolithic/SelfTest
 re: clean all
 install:
+        gmake install -C Generic/RegisterFile/SelfTest
+        gmake install -C Generic/Select/Priority_Fixed/SelfTest
+        gmake install -C Generic/RegisterFile/RegisterFile_Monolithic/SelfTest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/New_Component/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = @DIR_MORPHEO
+DIR_COMPONENT                   = ./
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/New_Component/SelfTest/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../@DIR_MORPHEO
+DIR_COMPONENT                   = ../
+include                         $(DIR_COMPONENT)/Makefile.defs
 LIBRARY                         = $(@COMPONENT_LIBRARY)
 …
 include                         ../Makefile.deps
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/New_Component/VERSION

r20	r30
1		v0.5
	1	v0.6
2	2
3	3	0.5 modif vhdl_port et vhdl_testbench_port -> ajout d'une macro
	4	0.6 ajout de la documentation

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Meta_Predictor_Glue/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Meta_Predictor_Glue/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Branch_History_Table/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Branch_History_Table/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Pattern_History_Table/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Pattern_History_Table/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Two_Level_Branch_Predictor_Glue/Makefile

-                      r20
+                      r30
 #-----[ Directory ]----------------------------------------
+DIR_MORPHEO                     = ../../../../../..
+DIR_COMPONENT                   = .
+include                         $(DIR_COMPONENT)/Makefile.defs
 #-----[ Library ]------------------------------------------
 …
                                 @$(MAKE) all_component
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.defs
+include                         $(DIR_MORPHEO)/Behavioural/Makefile.flags
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Common
 include                         $(DIR_MORPHEO)/Behavioural/Makefile.Component

/trunk/IPs/systemC/processor/Morpheo/Behavioural/Stage_1_Ifetch/Predictor/Meta_Predictor/Two_Level_Branch_Predictor/Two_Level_Branch_Predictor_Glue/SelfTest/Makefile

r20	r30
24	24
25	25	include ../Makefile.deps
26		include $(DIR_MORPHEO)/Behavioural/Makefile.~~def~~s
	26	include $(DIR_MORPHEO)/Behavioural/Makefile.flags
27	27	include $(DIR_MORPHEO)/Behavioural/Makefile.Common
28	28	include $(DIR_MORPHEO)/Behavioural/Makefile.Selftest

/trunk/IPs/systemC/processor/Morpheo/Behavioural/include/Vhdl.h

-                      r20
+                      r30
 #include <iostream>
 #include <list>
+#include "Behavioural/include/Direction.h"
 #include "Include/ToString.h"
 #include "Include/Debug.h"
 …
 namespace morpheo              {
 namespace behavioural          {
-  typedef enum { IN, OUT, INOUT } direction_t;
   string std_logic        (uint32_t size);
 …
     // -----[ methods ]---------------------------------------------------
   public    :                  Vhdl                        (string name);
   public    : virtual          ~Vhdl                       ();
+  public    :                  ~Vhdl                       ();
   public    : void             generate_file               (void);

/trunk/IPs/systemC/processor/Morpheo/Behavioural/include/XML.h

r20	r30
40	40	public : bool singleton_end (void);
41	41	public : bool attribut (string name, string value);
	42	public : bool insert_XML (XML xml );
42	43
43	44	public : void generate_file (void);

/trunk/IPs/systemC/processor/Morpheo/Behavioural/mkf.info

r20	r30
16	16	# build src directory content
17	17	#target_dep all Generic/Counter/SelfTest
18		target_dep all Generic/RegisterFile/SelfTest
	18	target_dep all Generic/RegisterFile/RegisterFile_Monolithic/SelfTest
19	19	#target_dep all Generic/Shifter/SelfTest
20	20	target_dep all Generic/Select/Priority_Fixed/SelfTest

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Documents/article-morpheo-share_architectural_ressources_between_hardware_context/common/bibliographie.bib

r20	r30
1214	1214	@article{2000_barroso,
1215	1215	title={{Piranha: a scalable architecture based on single-chip multiprocessing}},
1216		author={Barroso, L.A. and ~~Gharachorloo, K. and McNamara, R. and Nowatzyk, A. and Qadeer, S. and Sano, B. and Smith, S. and Stets, R. and Verghese, B~~.},
	1216	author={Barroso, L.A. and al.},
1217	1217	journal={Proceedings of the 27th annual international symposium on Computer architecture},
1218	1218	pages={282--293},

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Documents/article-morpheo-share_architectural_ressources_between_hardware_context/fr/root.tex

-                      r20
+                      r30
+\input{\dirroot/01_abstract}
+\input{\dirroot/02_introduction}
+\input{\dirroot/03_experimentation.tex}
+\input{\dirroot/04_methodologie.tex}
+\input{\dirroot/05_resultat.tex}
+\input{\dirroot/06_conclusion.tex}
+\begin{abstract}
+Dans ce document nous allons étudier l'incidence du partage par les contextes matériels d'un processeur, de ces caches de niveau 1, de sa partie opérative et de sa partie exécutive.
+Il s'agit d'une étude de performance, en terme d'exécution, utilisant les benchmarks SPECINT2000.
+Nous montrons que le partage de la partie exécutive n'a que peu d'incidence sur les performances, alors que le partage des caches fait perdre 10\% de performances et que le partage de la partie opérative fait tomber les performances d'un facteur de 2,7 entre un CMP de degré 4 et un SMT de même degré.
+\end{abstract}
+%-------------------------------------------------------------------------
+\Section{Introduction}
+De nos jours, la capacité d'intégration augmente.
+Un concepteur possède un ``tas'' de transistors toujours plus grand à sa disposition.
+L'objectif des vingts dernières années était d'avoir un processeur monolithique pouvant extraire des programmes le plus d'ILP (Instruction Level Parallelism) possible.
+Les études de David W. Wall \cite{1991_wall} montre que l'ILP moyen dans un programme est de 3-5 instructions.
+Les mono-processeurs de la fin du XX ème siècles comme le MipsR10000 \cite{1996_yeager}, l'Alpha 21264 \cite{1998_kessler}, le Pentium 4 \cite{2001_hinton} ou encore l'Itanium 1 et 2 d'Intel (\cite{2000_sharangpani}, \cite{2003_mcnairy}) exploitent tous fortement l'ILP.
+Dans le même laps de temps des systèmes CMP (Chip Multi Processors) firent leur apparition.
+De telles puces peuvent exécuter plusieurs tâches simultanément.
+Ces CMP exploitent le TLP (Thread Level Parallelism).
+Dans cette catégorie nous pouvons citer le piranha de Compaq \cite{2000_barroso}, l'Hydra de Stanford \cite{2000_hammond}.
+On peut également citer le Power4 \cite{2002_tendler} ou l'Alpha 21364 \cite{2002_mukherjee} qui sont des processeurs monolithiques mais conçus pour être intégrés dans un environnement multiprocesseur.
+L'exploitation de l'ILP de manière aggressive, (prédiction de branchement, lancement désynchronisé) entraine une sous exploitation des ressources internes des processeurs.
+Une technique consiste en l'éxecution de plusieurs contextes par coeur de processeur en exploitant le TLP.
+Ceci est la technique du Multi-threading et de sa principale variante le SMT (Simultaneous multi threading).
+C'est l'objet des travaux de recherches de l'équipe de Tullsen \cite{1996_tullsen}, \cite{1998_tullsen}.
+Pour un ajout minime en surface (une duplication de quelques registres d'état, ajout de multiplexeurs pour sélectionner un contexte... ), nous pouvons avoir des processeurs mono-coeur multi-thread.
+Cette technique est exploitée dans le Pentium 4 Hyper-Threading d'Intel \cite{2003_koufaty} (ajout de 5\% en surface pour un gain de performance de 30\%).
+Il y a deux grands axes de recherches :
+\begin{enumerate}
+\item le CMP où chaque thread s'execute sur un coeur spécifique.
+ L'intégralité des ressources d'un coeur est mit à la disposition d'un thread.
+ Les ressources internes du coeur sont dédiées à un thread.
+\item le SMT où tous les threads s'éxecutent dans un unique coeur.
+ Tous les threads entrent en compétition pour l'obtention des ressources d'un coeur.
+ Les ressources internes du coeur sont partagées entre plusieurs threads
+\end{enumerate}
+Entre ces deux axes, il y a une multitude de variation du degré de partage des ressources entre les tâches.
+Ceci a pour conséquence l'émergence de CMP de SMT (plusieurs coeurs multi contexte).
+Le POWER 5 \cite{2004_kalla} est un bi-coeurs où chaque coeur est SMT de degré 2.
+De même pour le montecito d'Intel \cite{2005_mcnairy}.
+Alors que le Niagara de Sun intègre 8 coeurs de CMT (Corse Grain Multi Threading) de degré 4 \cite{2005_kongetira}.
+L'objectif de ce papier est d'analyser les performances d'exécution entre plusieurs partages des ressources d'un processeur.
+Pour cela, nous allons voir dans la section \ref{experimentations} les expérimentations que nous avons réalisées, ainsi que celles qui ont déjà été effectuées.
+Dans la section \ref{methodologie} nous allons montrer nos hypothèses de travail.
+Enfin une section où nous allons interpréter les résultats.
+%-------------------------------------------------------------------------
+\Section{Expérimentations}\label{experimentations}
+Le SMT est une solution faible-coût pour obtenir un processeur MT (multi-thread).
+Les ressources sont intégralement partagées, dans le cas où il n'y a qu'un seul thread à exécuter, ce dernier pourra utiliser l'intégralité des ressources du processeur.
+Malheureusement cette solution à deux problèmes importants.
+Le premier est que la rapidité d'exécution d'un thread dépend des autres threads.
+Ceci est dut à la compétition entre les threads pour obtenir les ressources.
+Par exemple si tous les threads font des accès mémoires fréquents, l'unité mémoire va rapidement saturer.
+Le deuxième problème est la pollution des ressources partagées.
+Les meilleurs exemples sont les caches et le Buffer des destinations de branchement (BTB).
+La gestion du SMT peut être gérer de manière très simple en concaténant le numéro du thread l'adresse de l'instruction ou de la donnée.
+Dans ce cas, le cache peut évincer des lignes très utiles d'un thread au profit de lignes d'autres threads.
+ %De plus les actions comme le prefetch ou la prédiction de branchement risque de priver des threads de lignes utiles contre une hypothétique ligne utile pour le thread bénéficiaire.
+Nous allons faire varier le degré de partage des ressources.
+Des travaux équivalents ont été réalisés.
+Dans \cite{2004_dolbeau}, ils étudient l'influence du partage des unités à latence longue (multiplication, division...), du prédicteur de branchement, ainsi que des caches Instructions et Données.
+Pour ce faire, ils ont implémentés l'architecture {\bf CASH} (CMP And SMT Hybrid) qui consiste en 4 coeurs ce partageant les ressources cités.
+Dans un autre article, \cite{2004_kumar}, il y a une étude en terme de performance d'exécution mais également en terme de surface.
+Les blocs concernés sont les unités flottantes, les caches de premiers niveaux, et enfin les ports du crossbar reliant les Caches à la mémoire.
+Ici l'équipe de Tullsen à validée leurs hypothèses sur un système à 8 coeurs.
+Le partage des ressources ce fait entre deux coeurs voisins.
+Leurs résultats ainsi que ceux que nous obtenons sont compatibles entre eux.
+Notre approche consiste à tester l'incidence du partage des caches, des Unités d'exécutions et de la partie opérative.
+Nous nommons les partages comme suit :
+\begin{description}
+\item[Cluster            :] Les clusters ce partage les caches de niveaux 2 et les unités d'exécutions.
+\item[Unité de lancement :] Les unités de lancement ce partage les ports des caches de niveaux 1 et les unités d'exécutions.
+\item[Contexte           :] Les contextes se partagent l'accès au décodeur, au Icache et au prédicteur de branchement.
+\end{description}
+L'expérimentation ce fait avec le générateur de processeur Morpheo (acronyme de ``Multi ORganisation for a Processor HEterogeneous and Open'').
+Une vue d'ensemble de l'architecture résultante est donnée dans la figure \ref{MORPHEO_overview}.
+\begin{figure}[h]
+  \begin{center}
+    \resizebox{8cm}{!}{
+      \includegraphics{\dirschema/MORPHEO_overview.eps}}
+    \caption{\label{MORPHEO_overview}MORPHEO - Vue d'ensemble}
+  \end{center}
+\end{figure}
+Notre allons analyser l'incidence du partage des ressources au niveau Cluster, UL et Contexte dans un système à 4 Threads, pouvant lancer à chaque cycle 8 instructions.
+Trois tableaux résument les caractéristiques communes de chaque instance ainsi que les paramètres spécifiques pour les configurations avec 1,2 et 4 coeurs.
+(nous définissons un coeur étant équivalent à une UL).
+Le troisième tableau résume le système mémoire.
+\begin{table}[h]
+\begin{center}
+\begin{tabular}{|l|c|}
+  \hline
+  Unité d'exécutions                           & 8              \\
+  Profondeur des Stations de Réservations      & 4              \\
+  Nombre de branchements spéculés              & 8              \\
+  Return Address Stack                         & 16             \\
+  Réseau de by-pass                            & Complet        \\
+  Nombre de port de lecture                    & 12             \\
+  Nombre de port d'écriture                    & 8              \\
+  \hline
+\end{tabular}
+\end{center}
+ \caption{Caractéristiques communes}
+\end{table}
+\begin{table}[h]
+\begin{center}
+\begin{tabular}{|l|ccc|}
+  \hline
+                                               & 1 coeur        & 2 coeurs      & 4 coeurs      \\
+  \hline
+  Largeur du pipeline                          & 8              & 4             & 2             \\
+  Taille-Ifetch\_queue                         & 8              & 4             & 2             \\
+  Taille-Issue queue                           & 32             & 16            & 8             \\
+  Taille-ReOrder Buffer                        & 128            & 64            & 32            \\
+  Taille-Autres files                          & 16             & 8             & 4             \\
+  Largeur des fenêtres                         & 16             & 8             & 4             \\
+  Branch Target Buffer                         & 256            & 128           & 64            \\
+  Méta prédicteur                              & 16k            & 8k            & 4k            \\
+  Banc de Registres                            & 256            & 128           & 64            \\
+  \hline
+\end{tabular}
+\end{center}
+    \caption{Caractéristiques spécifiques}
+\end{table}
+\begin{table}[h]
+\begin{center}
+\begin{tabular}{|l|cc|}
+  \hline
+                             & L1          & L2             \\
+                             & I/D séparé  & unifié         \\
+        \hline
+        Taille               & 8 ko \footnote{divisé par le nombre de cluster}  & 2 Mo           \\
+        Nombre de lignes     & 128  \footnote{divisé par le nombre de cluster}  & 16k            \\
+        Nombre de mots/ligne & 16          & 32             \\
+        Associativité        & 4 voies     & 4 voies        \\
+        Latence - Hit        & 2 cycles    & 6 cycles       \\
+        Pénalités - Miss     & 4 cycles    & 100 cycles     \\
+  \hline
+\end{tabular}
+\end{center}
+ \caption{Caractéristiques du système mémoire}
+\end{table}
+%(Le nombre de lignes du premier niveau de cache est divisé par le nombre de cluster).
+%-------------------------------------------------------------------------
+\Section{Méthodologie}\label{methodologie}
+\subSection{Charge de travails}
+Dans un premier temps, nous avons sélectionné 6 benchmarks parmi les SPECINT2000 (164.gzip, 175.vpr, 181.mcf, 255.vortex, 256.bzip2, 300.twolf).
+ %Nous ne les avons pas tout sélectionnés afin de ne pas avoir trop de simulations à effectuer et car tous les benchmarks ne fonctionnes pas (problème de compatibilité avec gcc 4 et avec notre modèle).
+Chaque archtecture est soumise à une charge de travails composée de 15 simulations (Le nombre de simulations est décrit par la combinaison $C_{nb\_benchmarks}^{nb\_threads}$).
+Pour les librairies standard (libc et libm) ainsi que les fonctions bas niveaux (read, write, open, close ...) qu'un système d'exploitation se doit d'offrir, nous utilisons la librairie {\it Newlib}.
+\subSection{Simulation}
+Pour les simulations, nous avons pris 14 instances de notre modèle.
+Elles sont déterminées par le nombre de cluster (A), le nombre d'ULs de chaque cluster (B) et le nombre de contexte de chaque UL (C).
+De plus chaque UL n'a accès qu'a un sous-ensemble distinct d'ALUs.
+Ce nombre définit la taille du groupe (D).
+Nous nommons une instance X$E$\_$A$\_$B$\_$C$-$D$ avec E=A*B*C.
+%Le tableau suivant récapitules toutes les instances que nous avons sélectionnées.
+%
+%\begin{table}[h]
+%\begin{center}
+%\begin{tabular}{ccccc}
+%Nom          & Cluster & UL & Contexte & Taille groupe d'ALUs\\
+%X4-1\_1\_4-8 & 1       & 1  & 4        & 8\\
+%X4-1\_2\_2-8 & 1       & 2  & 2        & 8\\
+%X4-1\_2\_2-4 & 1       & 2  & 2        & 4\\
+%X4-1\_4\_1-8 & 1       & 4  & 1        & 8\\
+%X4-1\_4\_1-2 & 1       & 4  & 1        & 2\\
+%X4-2\_1\_2-8 & 2       & 1  & 2        & 8\\
+%X4-2\_1\_2-4 & 2       & 1  & 2        & 4\\
+%X4-2\_2\_1-8 & 2       & 2  & 1        & 8\\
+%X4-2\_2\_1-4 & 2       & 2  & 1        & 4\\
+%X4-2\_2\_1-2 & 2       & 2  & 1        & 2\\
+%X4-4\_1\_1-8 & 4       & 1  & 1        & 8\\
+%X4-4\_1\_1-4 & 4       & 1  & 1        & 4\\
+%X4-4\_1\_1-2 & 4       & 1  & 1        & 2\\
+%\end{tabular}
+%\end{center}
+% \caption{Instances sélectionnées}
+%\end{table}
+Chaque simulation ce fait sur 110 millions de cycles.
+Les 10 premiers millions sont ignorés afin de chauffer les caches et les unités de prédictions.
+Pour chaque instance, nous prenons le nombre d'instructions exécutées des 15 simulations.
+Ce résultat est comparé à la moyenne des 6 benchmarks exécutés dans la version Single Thread du processeur (exécution séquentielle des 6 benchmarks avec la même instance).
+Nous pouvons remarquer que les instances ne vont pas être comparées avec une instance de référence, mais seront comparées avec l'accéllération de la version MT par rapport à la version ST.
+Ceci à la bonne propriété d'avoir une borne maximale à l'accélération qui est le nombre de thread (ici 4).
+%-------------------------------------------------------------------------
+\Section{Résultat}\label{resultat}
+La simulation nous fournit le graphe \ref{simulation_all}
+\begin{figure}[h]
+  \begin{center}
+    \resizebox{8cm}{!}{
+      \includegraphics{\dirschema/simulation_all}}
+    \label{simulation_all}
+  \end{center}
+\end{figure}
+Première constatation simple : plus on dédit les ressources, plus on approche de l'accélération maximale.
+La version du X4\_4\_1\_1-2 ne partage que les caches de niveau L2, et est donc une version CMP pure, atteint une accélération de 3,92.
+Alors que la version X4-1\_1\_4-8 qui est un SMT pur à une accélération de 1,46.
+En terme de performance, il y a une accélération de 2,7 entre la version CMP et la version SMT.
+Attention dans l'interprétation des résultats, car ici nous ne comparons qu'en terme de performances l'incidence du partage des ressources matérielles.
+Pour que l'étude soit complète, nous devons aussi ajouter l'augmentation de la surface entre la version MT et la version ST.
+Ensuite il faudrait comparer le rapport entre l'augmentation de la performance sur le coût matériel.
+Nous pouvons néanmoins faire une étude abstraite du coût en surface.
+Le rapport de surface entre la version MT et ST de l'instance X4-4\_1\_1-2 est de 4.
+Ceci donne un rapport performance/surface pour la version CMP de degré 4 de 0,98.
+Pour le SMT, nous réutilisons les estimations d'Intel pour le Pentium 4 HT \cite{2003_koufaty}.
+Trois contextes de plus nous amène à 15\% de surface en plus.
+Ce qui donne un rapport de surface entre la version MT et ST de l'instance X4\_1\_1\_4-8 de 1,15.
+Dans ce cas, le rapport performance/surface pour la version SMT de degré 4 nous donne 1,27.
+Ce qui donne l'avantage à une implémentation SMT.
+Pour le partage du cache, nous analyserons les 3 instances suivantes :
+\begin{itemize}
+\item X4-4\_1\_1-2 avec 4 Icaches et Dcaches L1 de 2k chacun et accessible par un seul thread . L'accélération de 3,92.
+\item X4-2\_2\_1-2 avec 2 Icaches et Dcaches L1 de 4k chacun et accessible par deux    threads. L'accélération de 3,63.
+\item X4-1\_4\_1-2 avec 1 Icache  et Dcache  L1 de 8k chacun et accessible par quatre  threads. L'accélération de 3,27.
+\end{itemize}
+Le partage du cache induit des conflits d'accès au port.
+Dans le premier cas, il y a 4 ports d'accès au Icache de largeur de deux instructions.
+Alors que dans le troisième cas, il n'y a qu'un port de largeur de 8 instructions.
+Les paquets de 8 instructions permettent de mieux exploiter l'ILP mais moins le TLP : chaque contexte accède au cache tous les 4 cycles.
+Nous notons aussi que le partage du cache entraîne un effet de bord qui est le pourrissement du contenu du cache par les autres threads.
+Ainsi qu'un allongement du temps de réponses des échecs d'accès au cache du au plus grand nombre de miss et à la plus grande longueur des lignes.
+Le cache, optimisé pour tirer parti de la localité spatiale et temporelle d'un flot d'instructions ou de données se retrouve maintenant confrontés à plusieurs flots.
+Pour le partage de la partie exécutive, nous pouvons observer les instances suivantes :
+\begin{itemize}
+\item X4-2\_2\_1-2 où il y a 4 groupes de 2 ALUs et chacune est accessible par 1 Threads. L'accélération est de 3,63.
+\item X4-2\_2\_1-4 où il y a 2 groupes de 4 ALUs et chacune est accessible par 2 Threads. L'accélération est de 3,41.
+\item X4-2\_2\_1-8 où il y a 1 groupe  de 8 ALUs et         est accessible par 4 Threads. L'accélération est de 3,38.
+\end{itemize}
+Le partage des unités d'exécutions n'influe que légèrement sur les performances.
+Les ressources sont mieux utilisées.
+Or il y a une augmentation de la sensibilité du aux erreurs de routages (envoie vers une ALUs surchargés alors que d'autres ALUs sont en famine).
+Ceci est également du à notre politique de routage actuel qui est un round robin classique.
+Notons que dans le cas où il y aurait plus d'un contexte par coeur, le partage des unités d'exécutions est favorable.
+Par exemple X4-1\_2\_2-8 et X4-1\_2\_2-4 qui ont une accélération de 2,37 alors que les instances X4-2\_1\_2-8 et X4-2\_1\_2-4 ont respectivement une accélération de 2,51 et 2,4.
+Ceci est la conséquece d'une meilleur exploitation du TLP.
+La fenêtre de lancement est mieux utilisé et le réseau de routage à plus d'instructions à sa disposition.
+% Il y a aussi une hétérogénéité des instructions longues.
+Pour le partage opérative, voyons les instances suivantes :
+\begin{itemize}
+\item X4-1\_1\_4-8, 1 cluster  possédant chacun 1 UL  avec 4 contextes chacun. L'accélération est de 1,46.
+\item X4-1\_2\_2-8, 1 cluster  possédant chacun 2 ULs avec 2 contextes chacun. L'accélération est de 2,37.
+\item X4-1\_4\_1-8, 1 cluster  possédant chacun 4 ULs avec 1 contexte  chacun. L'accélération est de 2,94.
+\item X4-2\_1\_2-8, 2 clusters possédant chacun 1 UL  avec 2 contextes chacun. L'accélération est de 2,51.
+\item X4-2\_2\_1-8, 2 clusters possédant chacun 2 ULs avec 1 contexte  chacun. L'accélération est de 3,38.
+\item X4-4\_1\_1-8, 4 clusters possédant chacun 1 UL  avec 1 contexte  chacun. L'accélération est de 3,94.
+\end{itemize}
+Le partage de la partie opérative donne des résultats très disparates et demande une analyse plus poussée des résultats.
+Nous pouvons néanmoins dire qu'il y a une augmentation de la sensibilité des instructions de synchronisation et d'accès aux registres spéciaux (nous imposons qu'avant d'accèder au registre spéciaux, le pipeline doit être vide).
+Il y a également une augmentation des miss de spéculations du au partage du prédicteur de branchement.
+Ceci implique qu'il y a une augmentation des instructions inutiles dans le pipeline.
+Elles représentent 6,12\% des instructions dans X4-1\_1\_4-8, alors qu'elles ne représentent que 2,17\% dans l'instance X4-4\_1\_1-8.
+Ceci est aussi du à la largeur du pipeline et donc à la sous exploitation de L'ILP.
+Lors du décodage, nous choisissons de manière round robin la fetch queue contenant un paquet.
+Dans l'instance X4-4\_1\_1-8, 4 décodeurs décodent chacun en moyenne 1,63 instructions sur des paquets de 2 instructions (soit un total de 6,52 instructions), alors que dans l'instance X4-1\_1\_4-8, 1 décodeur prend un paquet de 8 instructions et décode en moyenne 3,7 instructions.
+La cause venant à des paquets d'instructions devant être alignés et à la présence de branchements.
+%-------------------------------------------------------------------------
+\Section{Conclusion}
+Cette étude à démontrer un fait déjà acquis, que l'accélération entre la version MT et la version ST d'un processeur diminue avec l'augmentation du partage des ressources.
+Notre modèle de processeur étant encore en cours de développement, nous nous destinons à fournir un modèle VHDL synthétisable.
+Ainsi la prochaine étude portera sur le coût surfacique du partage des ressources matérielles et ainsi déterminer quel degré de partage apporte le meilleur rapport performance/surface.
 \bibliography{\dircommon/bibliographie}

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Documents/presentation-internal_seminary_overview/fr/root.tex

-                      r20
+                      r30
 \section{Besoins}
+\section{Motivations}
 \ContentsCurrent
+\slidetitle{Besoins}
+           {Besoins pour les processeurs embarquées :
+             \begin{itemize}
+             \item Maîtrise du système
+             \item Souplesse
+             \item Performance
+             \end{itemize}
+           }
+\slidetitle{Motivations}
+           {
+             Où : téléphone portable, baladeur mp3/vidéo, automobile ...
+             Sécurité du hardware :
              \begin{description}
+             \item[Maitrise du système :] Les processeurs généralistes sont utilisés dans un vaste échantillon d'application. Ceci touche également la sécurité.
+             \item[Souplesse           :] Pour un concepteur de système embarqués : bien dimensionner son système
+             \item[Performance         :] Application cible de plus en plus gourmande en ressources : beaucoup de threads avec des impératifs de rapidité.
+             \end{description}
+           }
+\subsection{Maîtrise du système}
+\slidetitle{Besoin de la Maîtrise du système}
+           {
+             {\bf Plate-forme de confiance totale}
+             \begin{itemize}
+             \item Projet Open
+             \item ISA Open
+             \item Instructions customisables
+             \end{itemize}
+           }
+           {
+             Morpheo s'inscrit dans le cadre du projet plate-forme de confiance totale.
+             Instructions customisables : possibilité à l'utilisateur de rajouter de nouvelles instructions. Comme par exemple pour le chiffrement ou le déchiffrement ...
+%            On doit supposer que la mémoire d'instruction et de donnée ce trouve en milieu accéssible par les pirates. Leur chiffrement en devient obligatoire.
+%
+%            En hard dans le proc? cache? interconnect? I/O?
+           }
+\subsection{Souplesse}
+\slidetitle{Besoin de Souplesse}
+           {
+             {\bf Adapation aux besoins des concepteurs}
+             \begin{itemize}
+             \item Processeur hautement paramètrables
+             \item Ressources internes hétérogènes
+             \item FPGA
+             \end{itemize}
+           }
+           {
+             Souplesse : s'adapter aux besoins des concepteur de SoC.
+             \begin{description}
+             \item[Paramètrables :] Fournir un grand jeu de paramètres afin de satisfaire les contraintes du concepteur
+             \item[Hétérogènes :] En découle des paramètres
+             \item[FPGA :] Cible de + en + utilisé, Si mappage possible sur les ressources limités d'un FPGA, alors possible également sur un ASIC
+             \end{description}
+           }
+\subsection{Performance}
+\slidetitle{Besoin de Performance (1) - ILP vs TLP}
+           {
+             {\bf Exploitation des différentes formes de parallélisme}
+             Paquet d'instruction pouvant s'éxecuter en parallèle :
+             \begin{itemize}
+             \item {\it Intra flot} : exploitation de l'ILP\newline limitation intrasèque au soft (3-5 instructions)
+             \item {\it Inter flot} : exploitation du TLP  \newline limitation intrasèque au système cible
+             \end{itemize}
+           }
+           {
+             \begin{itemize}
+             \item ILP : superscalaire, OutOfOrder, Spéculation
+             \item TLP : CMP, SMT
+             \end{itemize}
+           }
+\slidetitle{Besoin de Performance (2) - CMP vs SMT}
+           {
+             \printgraph{GENERAL_type_of_multi_thread}{0.5}
+%            (schéma)
+%
+%            Comparaison théorique de 5 types d'architectures :
+%            ||Mono Coeur           ||Mono Contexte           ||Largeur infini||Idéal       ||
+%            ||Mono Coeur           ||Mono Contexte           ||Largeur 4     ||Monolithique||
+%            ||Multi Coeur d'ordre 4||Mono Contexte           ||Largeur 1     ||CMP         ||
+%            ||Mono Coeur           ||Multi Contexte d'ordre 4||Largeur 4     ||SMT         ||
+%            ||Multi coeur d'ordre 2||Multi Contexte d'ordre 2||Largeur 2     ||CMP de SMT  ||
+           }
+           {
+             \begin{itemize}
+             \item A et B : 17 instructions en 7 UT idéale
+             \item (1) : 14 UT
+             \item (2) : 17 UT, 34 slot vide, occupation 50\%
+             \item (3) : 12 UT, 14 slot vide, occupation 70\%
+             \item (4) : 11 UT, 10 slot vide, occupation 77\%
+             \end{itemize}
+           }
+\slidetitle{Besoin de Performance (3) - Entre le CMP et le SMT}
+           {
+             \begin{description}
+             \item[CMP :] L'intégralité des ressources d'un coeur sont dédiées   à un contexte.
+             \item[SMT :] L'intégralité des ressources d'un coeur sont partagées entre tous les contextes.
+             \item[Hybride :] Multitude de possibilité de partage des ressources internes.\\
+               Une ressource est soit dédiée à un contexte soit partagée entre un certain nombre de contextes.
+             \item[Ancienne tendance :] IPs (Intellectual Propritie) fermées labelisés sécuritaires.
+             \item[Nouvelle tendance :] Ouverture des IPs, intégration de System On Chip (SOC)
              \end{description}
+           }
+           {
              Définir ce qu'est une ressource : ALU, predicteur de branchement, cache ...
+           }
+\section{Solution}
+\ContentsCurrent
+\subsection{Initiatives actuelles}
+\slidetitle{Initiatives actuelles}
+           {
+             Tous les processeurs sont des RISC scalaires.
+             \begin{description}
+             \item[OpenRISC 1200 :] 32 bits, 5 étages. Jusqu'à 8 contextes.
+             \item[Leon 2        :] 32 bits, 5 étages.
+             \item[Leon 3        :] Leon 2 en 7 étages.
+             \item[OpenSparcS1   :] 1 coeur 64bits, 6 étages et CMT 4.
+             \item[OpenSparcT1   :] OpenSparcS1 avec 8 coeurs. Version OpenSource du Niagara.
+             \item[Micro32       :] 32 bits, 6 étages.
+             \item[OpenFire      :] 32 bits, 3 étages. Dérivés du MicroBlaze
+             \item[aeMB          :] 32 bits, 3 étages. Dérivés du MicroBlaze
+             \end{description}
+           }
+           {
+             \begin{description}
+             \item[OpenRISC 1200 :] Présence icache, dcache, immu, dmmu. Taille des caches, des opérandes, du banc de registres. Matériel spécifique : div, rotate, mul, mac.
+             \item[Leon 2 et 3   :] Présence de div, mul, mac, floating point. Taille du banc de registres . Nombre de load delai. Configuration avancé du cache et de la MMU (fetch, decod, execute, memory, write) (fetch, decod, register access, execute, memory, exception, write)
+             \item[OpenSparc     :] Présence de la Stream Processing Unit (cryptographie), 1 seul thread par coeur.
+             \item[Micro32       :] Présence icache, dcache, debug. Taille des caches. Matériel spécifique : div, rotate, mul pipeline, extension de signes.
+             \item[OpenFire      :] 3 étages (Fetch, Decod, Execute). Faiblement configurable (largeur des données, espace d'addressage, presence de mul et de cmp). Aucun support de caches
+             \item[aeMB          :] 3 étages (Fetch, Decod, Execute). Support de caches. Pas configurable (Juste la largeur de l'espace d'addressage)
+             \end{description}
+           }
+\slide     {
+             \printgraph{GENERAL_Art_of_State-Comparaison}{0.8}
+           }
+           {
+           }
+\subsection{Solution proposée}
+\slidetitle{Solution proposée}
+           {
+             \begin{itemize}
+             \item Partir d'une micro-architecture HighPerf.
+             \item Ajout de la gestion du multi-thread.
+             \item Rendre paramétrable les ressources internes.
+             \item Mappage des instances de ce générateur de processeur sur les ressources limitées d'un FPGA.
+             \end{itemize}
+           }
+           {
+             Pentium 4, MipsR10000, Power5
+           }
+\subsection{Métrique}
+\slidetitle{Métrique}
+           {
+             \begin{itemize}
+             \item Obtenir le meilleur compromis Performance / Complexité.
+               \begin{itemize}
+               \item Performance : nombre de cycles nécessaire pour éxecuter les Benchmarks.
+               \item Compléxité  : surface occupée du FPGA.
+               \end{itemize}
+             \item Obtenir le meilleur partage des ressources entre les contextes matériels. (Gain Performance / Coût surface).
+               \begin{itemize}
+               \item Gain en performance : rapport entre la performance MT sur la performance ST.
+               \item Coût en surface     : rapport entre la surface     MT sur la surface     ST.
+               \end{itemize}
+             \end{itemize}
+           }
+           {
+             benchmark : SPECINT2k, Dhrystone
+             FPGA : virtex5LX 330
+           }
+\section{Morpheo}
+\ContentsCurrent
+\subsection{Micro Architecture}
+\slidetitle{Micro Architecture : Overview}
+           {
+             \printgraph{MORPHEO_micro_architecture-overview}{0.48}
+           }
+           {
+grandes parties :
+             \begin{description}
+             \item[Front end :] Amène des paquets d'instructions en séquence, et les décodes. Calcules les addresses suivantes (spéculation) et maintiens l'état des threads (idle, wait, run ...)
+             \item[Out Of Order Engine :] Renome les registres (annulations des dépendances RAW, WAW et WAR). Re Order Buffer : mettre à jour l'état du contexte dans l'ordre d'arrivé des threads.
+             \item[Execution Loop :] Boucle ``Read, execute, Write''. Ainsi que les bypass. Instructions peuvent ce lancer dans le désordres.
+             \end{description}
+           }
+\slidetitle{Micro Architecture : Front end}
+           {
+             \printgraph{MORPHEO_micro_architecture-front_end}{0.7}
+           }
+           {
+           }
+\slidetitle{Micro Architecture : Out Of Order Engine}
+           {
+             \printgraph{MORPHEO_micro_architecture-out_of_order_engine}{0.7}
+           }
+           {
+           }
+\slidetitle{Micro Architecture : Execution Loop}
+           {
+             \printgraph{MORPHEO_micro_architecture-execute_loop}{0.7}
+           }
+           {
+           }
+\subsection{Méthodologie}
+\slidetitle{Service proposé}
+           {
+             \printgraph{MORPHEO_service}{0.75}
+           }
+           {
+             libMorpheo :
+             \begin{itemize}
+             \item Simulation systemC
+               \begin{itemize}
+               \item TestBench Vhdl
+               \item Statistiques lors de la simulation
+               \end{itemize}
+             \item Vhdl : synthétisable sur FPGA
+             \item Positions: Point d'entrée d'un outil de visualisation architectural (Stage M1)
+             \end{itemize}
+           }
+\slidetitle{Méthodologie - Boucle d'Iteration}
+           {
+             \printgraph{MORPHEO_methodologie}{0.3}
+           }
+           {
+             \begin{enumerate}
+             \item SystemC
+               \begin{enumerate}
+               \item Ecriture du modèle systemC
+               \item Ecriture d'un TestBench pour le systemc - goto 1.1
+               \end{enumerate}
+             \item VHDL
+               \begin{enumerate}
+               \item Ecriture du vhdl
+               \item Validation de la stricte compatibilité entre le systemC et le Vhdl - goto 2.1 ou 1.1
+               \end{enumerate}
+             \item FPGA
+               \begin{enumerate}
+               \item Synthèse sur FPGA - goto 2.1, 1.1
+               \item Mappage sur FPGA
+               \end{enumerate}
+             \end{enumerate}
+           }
+\subsection{Perspective}
+\slidetitle{Comment remplir nos journées?}
+           {
+             Il "reste" à faire ...
+           }
+           {
+           }
+%\section{Besoins}
+%
+%\ContentsCurrent
+%
+%\slidetitle{Besoins}
+%          {Besoins pour les processeurs embarquées :
+%
+%            \begin{itemize}
+%            \item Maîtrise du système
+%            \item Souplesse
+%            \item Performance
+%            \end{itemize}
+%          }
+%          {
+%            Où : téléphone portable, baladeur mp3/vidéo, automobile ...
+%
+%            \begin{description}
+%            \item[Maitrise du système :] Les processeurs généralistes sont utilisés dans un vaste échantillon d'application. Ceci touche également la sécurité.
+%            \item[Souplesse           :] Pour un concepteur de système embarqués : bien dimensionner son système
+%            \item[Performance         :] Application cible de plus en plus gourmande en ressources : beaucoup de threads avec des impératifs de rapidité.
+%            \end{description}
+%          }
+%
+%\subsection{Maîtrise du système}
+%\slidetitle{Besoin de la Maîtrise du système}
+%          {
+%            {\bf Plate-forme de confiance totale}
+%
+%            \begin{itemize}
+%            \item Projet Open
+%            \item ISA Open
+%            \item Instructions customisables
+%            \end{itemize}
+%          }
+%          {
+%            Morpheo s'inscrit dans le cadre du projet plate-forme de confiance totale.
+%
+%            Instructions customisables : possibilité à l'utilisateur de rajouter de nouvelles instructions. Comme par exemple pour le chiffrement ou le déchiffrement ...
+%%           On doit supposer que la mémoire d'instruction et de donnée ce trouve en milieu accéssible par les pirates. Leur chiffrement en devient obligatoire.
+%%
+%%           En hard dans le proc? cache? interconnect? I/O?
+%          }
+%
+%
+%\subsection{Souplesse}
+%\slidetitle{Besoin de Souplesse}
+%          {
+%            {\bf Adapation aux besoins des concepteurs}
+%
+%            \begin{itemize}
+%            \item Processeur hautement paramètrables
+%            \item Ressources internes hétérogènes
+%            \item FPGA
+%            \end{itemize}
+%          }
+%          {
+%            Souplesse : s'adapter aux besoins des concepteur de SoC.
+%
+%            \begin{description}
+%            \item[Paramètrables :] Fournir un grand jeu de paramètres afin de satisfaire les contraintes du concepteur
+%            \item[Hétérogènes :] En découle des paramètres
+%            \item[FPGA :] Cible de + en + utilisé, Si mappage possible sur les ressources limités d'un FPGA, alors possible également sur un ASIC
+%            \end{description}
+%          }
+%
+%\subsection{Performance}
+%\slidetitle{Besoin de Performance (1) - ILP vs TLP}
+%          {
+%            {\bf Exploitation des différentes formes de parallélisme}
+%
+%            Paquet d'instruction pouvant s'éxecuter en parallèle :
+%            \begin{itemize}
+%            \item {\it Intra flot} : exploitation de l'ILP\newline limitation intrasèque au soft (3-5 instructions)
+%            \item {\it Inter flot} : exploitation du TLP  \newline limitation intrasèque au système cible
+%            \end{itemize}
+%          }
+%          {
+%            \begin{itemize}
+%            \item ILP : superscalaire, OutOfOrder, Spéculation
+%            \item TLP : CMP, SMT
+%            \end{itemize}
+%          }
+%
+%\slidetitle{Besoin de Performance (2) - CMP vs SMT}
+%          {
+%            \printgraph{GENERAL_type_of_multi_thread}{0.5}
+%
+%%           (schéma)
+%%
+%%           Comparaison théorique de 5 types d'architectures :
+%%           ||Mono Coeur           ||Mono Contexte           ||Largeur infini||Idéal       ||
+%%           ||Mono Coeur           ||Mono Contexte           ||Largeur 4     ||Monolithique||
+%%           ||Multi Coeur d'ordre 4||Mono Contexte           ||Largeur 1     ||CMP         ||
+%%           ||Mono Coeur           ||Multi Contexte d'ordre 4||Largeur 4     ||SMT         ||
+%%           ||Multi coeur d'ordre 2||Multi Contexte d'ordre 2||Largeur 2     ||CMP de SMT  ||
+%          }
+%          {
+%            \begin{itemize}
+%            \item A et B : 17 instructions en 7 UT idéale
+%            \item (1) : 14 UT
+%            \item (2) : 17 UT, 34 slot vide, occupation 50\%
+%            \item (3) : 12 UT, 14 slot vide, occupation 70\%
+%            \item (4) : 11 UT, 10 slot vide, occupation 77\%
+%            \end{itemize}
+%          }
+%\slidetitle{Besoin de Performance (3) - Entre le CMP et le SMT}
+%          {
+%            \begin{description}
+%            \item[CMP :] L'intégralité des ressources d'un coeur sont dédiées   à un contexte.
+%            \item[SMT :] L'intégralité des ressources d'un coeur sont partagées entre tous les contextes.
+%            \item[Hybride :] Multitude de possibilité de partage des ressources internes.\\
+%              Une ressource est soit dédiée à un contexte soit partagée entre un certain nombre de contextes.
+%            \end{description}
+%          }
+%          {
+%            Définir ce qu'est une ressource : ALU, predicteur de branchement, cache ...
+%          }
+%
+%
+%\section{Solution}
+%\ContentsCurrent
+%\subsection{Initiatives actuelles}
+%\slidetitle{Initiatives actuelles}
+%          {
+%            Tous les processeurs sont des RISC scalaires.
+%
+%            \begin{description}
+%            \item[OpenRISC 1200 :] 32 bits, 5 étages. Jusqu'à 8 contextes.
+%            \item[Leon 2        :] 32 bits, 5 étages.
+%            \item[Leon 3        :] Leon 2 en 7 étages.
+%            \item[OpenSparcS1   :] 1 coeur 64bits, 6 étages et CMT 4.
+%            \item[OpenSparcT1   :] OpenSparcS1 avec 8 coeurs. Version OpenSource du Niagara.
+%            \item[Micro32       :] 32 bits, 6 étages.
+%            \item[OpenFire      :] 32 bits, 3 étages. Dérivés du MicroBlaze
+%            \item[aeMB          :] 32 bits, 3 étages. Dérivés du MicroBlaze
+%            \end{description}
+%          }
+%          {
+%            \begin{description}
+%            \item[OpenRISC 1200 :] Présence icache, dcache, immu, dmmu. Taille des caches, des opérandes, du banc de registres. Matériel spécifique : div, rotate, mul, mac.
+%            \item[Leon 2 et 3   :] Présence de div, mul, mac, floating point. Taille du banc de registres . Nombre de load delai. Configuration avancé du cache et de la MMU (fetch, decod, execute, memory, write) (fetch, decod, register access, execute, memory, exception, write)
+%            \item[OpenSparc     :] Présence de la Stream Processing Unit (cryptographie), 1 seul thread par coeur.
+%            \item[Micro32       :] Présence icache, dcache, debug. Taille des caches. Matériel spécifique : div, rotate, mul pipeline, extension de signes.
+%            \item[OpenFire      :] 3 étages (Fetch, Decod, Execute). Faiblement configurable (largeur des données, espace d'addressage, presence de mul et de cmp). Aucun support de caches
+%            \item[aeMB          :] 3 étages (Fetch, Decod, Execute). Support de caches. Pas configurable (Juste la largeur de l'espace d'addressage)
+%            \end{description}
+%          }
+%
+%\slide     {
+%            \printgraph{GENERAL_Art_of_State-Comparaison}{0.8}
+%          }
+%          {
+%          }
+%\subsection{Solution proposée}
+%\slidetitle{Solution proposée}
+%          {
+%            \begin{itemize}
+%            \item Partir d'une micro-architecture HighPerf.
+%            \item Ajout de la gestion du multi-thread.
+%            \item Rendre paramétrable les ressources internes.
+%            \item Mappage des instances de ce générateur de processeur sur les ressources limitées d'un FPGA.
+%            \end{itemize}
+%          }
+%          {
+%            Pentium 4, MipsR10000, Power5
+%          }
+%
+%\subsection{Métrique}
+%\slidetitle{Métrique}
+%          {
+%            \begin{itemize}
+%            \item Obtenir le meilleur compromis Performance / Complexité.
+%              \begin{itemize}
+%              \item Performance : nombre de cycles nécessaire pour éxecuter les Benchmarks.
+%              \item Compléxité  : surface occupée du FPGA.
+%              \end{itemize}
+%            \item Obtenir le meilleur partage des ressources entre les contextes matériels. (Gain Performance / Coût surface).
+%              \begin{itemize}
+%              \item Gain en performance : rapport entre la performance MT sur la performance ST.
+%              \item Coût en surface     : rapport entre la surface     MT sur la surface     ST.
+%              \end{itemize}
+%            \end{itemize}
+%          }
+%          {
+%            benchmark : SPECINT2k, Dhrystone
+%
+%            FPGA : virtex5LX 330
+%          }
+%
+%\section{Morpheo}
+%\ContentsCurrent
+%
+%\subsection{Micro Architecture}
+%\slidetitle{Micro Architecture : Overview}
+%          {
+%            \printgraph{MORPHEO_micro_architecture-overview}{0.48}
+%          }
+%          {
+%            3 grandes parties :
+%            \begin{description}
+%            \item[Front end :] Amène des paquets d'instructions en séquence, et les décodes. Calcules les addresses suivantes (spéculation) et maintiens l'état des threads (idle, wait, run ...)
+%            \item[Out Of Order Engine :] Renome les registres (annulations des dépendances RAW, WAW et WAR). Re Order Buffer : mettre à jour l'état du contexte dans l'ordre d'arrivé des threads.
+%            \item[Execution Loop :] Boucle ``Read, execute, Write''. Ainsi que les bypass. Instructions peuvent ce lancer dans le désordres.
+%            \end{description}
+%          }
+%
+%\slidetitle{Micro Architecture : Front end}
+%          {
+%            \printgraph{MORPHEO_micro_architecture-front_end}{0.7}
+%          }
+%          {
+%          }
+%
+%\slidetitle{Micro Architecture : Out Of Order Engine}
+%          {
+%            \printgraph{MORPHEO_micro_architecture-out_of_order_engine}{0.7}
+%          }
+%          {
+%          }
+%
+%\slidetitle{Micro Architecture : Execution Loop}
+%          {
+%            \printgraph{MORPHEO_micro_architecture-execute_loop}{0.7}
+%          }
+%          {
+%          }
+%
+%\subsection{Méthodologie}
+%\slidetitle{Service proposé}
+%          {
+%            \printgraph{MORPHEO_service}{0.75}
+%          }
+%          {
+%            libMorpheo :
+%            \begin{itemize}
+%            \item Simulation systemC
+%              \begin{itemize}
+%              \item TestBench Vhdl
+%              \item Statistiques lors de la simulation
+%              \end{itemize}
+%            \item Vhdl : synthétisable sur FPGA
+%            \item Positions: Point d'entrée d'un outil de visualisation architectural (Stage M1)
+%            \end{itemize}
+%          }
+%
+%\slidetitle{Méthodologie - Boucle d'Iteration}
+%          {
+%            \printgraph{MORPHEO_methodologie}{0.3}
+%          }
+%          {
+%            \begin{enumerate}
+%            \item SystemC
+%              \begin{enumerate}
+%              \item Ecriture du modèle systemC
+%              \item Ecriture d'un TestBench pour le systemc - goto 1.1
+%              \end{enumerate}
+%            \item VHDL
+%              \begin{enumerate}
+%              \item Ecriture du vhdl
+%              \item Validation de la stricte compatibilité entre le systemC et le Vhdl - goto 2.1 ou 1.1
+%              \end{enumerate}
+%            \item FPGA
+%              \begin{enumerate}
+%              \item Synthèse sur FPGA - goto 2.1, 1.1
+%              \item Mappage sur FPGA
+%              \end{enumerate}
+%            \end{enumerate}
+%          }
+%
+%\subsection{Perspective}
+%\slidetitle{Comment remplir nos journées?}
+%          {
+%            Il "reste" à faire ...
+%          }
+%          {
+%          }
 \slide{}{}

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/simulation_all.dat

-                      r20
+                      r30
+.46 # x04_w08-01_e08-01
+.37 # x04_w08-04_e08-01
+.37 # x04_w08-04_e08-07
+.94 # x04_w08-07_e08-01
+.27 # x04_w08-07_e08-15
+.51 # x04_w08-08_e08-01
+.4  # x04_w08-08_e08-07
+.38 # x04_w08-11_e08-01
+.64 # x04_w08-11_e08-07a
+.41 # x04_w08-11_e08-07b
+.63 # x04_w08-11_e08-15
+.94 # x04_w08-15_e08-01
+.88 # x04_w08-15_e08-07
+.92 # x04_w08-15_e08-15
+.46 # x04_w08-01_e08-01  X4-1_1_4-8
+.37 # x04_w08-04_e08-01  X4-1_2_2-8
+.37 # x04_w08-04_e08-07  X4-1_2_2-4
+.94 # x04_w08-07_e08-01  X4-1_4_1-8
+.27 # x04_w08-07_e08-15  X4-1_4_1-2
+.51 # x04_w08-08_e08-01  X4-2_1_2-8
+.4  # x04_w08-08_e08-07  X4-2_1_2-4
+.38 # x04_w08-11_e08-01  X4-2_2_1-8
+.41 # x04_w08-11_e08-07b X4-2_2_1-4
+.63 # x04_w08-11_e08-15  X4-2_2_1-2
+.94 # x04_w08-15_e08-01  X4-4_1_1-8
+.88 # x04_w08-15_e08-07  X4-4_1_1-4
+.92 # x04_w08-15_e08-15  X4-4_1_1-2

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Graph/simulation_all.p

-                      r20
+                      r30
 set yrange [0:4]
+set xtics rotate by -25 ('x04\_w08-01\_e08-01 '  0 , \
+                         'x04\_w08-04\_e08-01 '  1 , \
+                         'x04\_w08-04\_e08-07 '  2 , \
+                         'x04\_w08-07\_e08-01 '  3 , \
+                         'x04\_w08-07\_e08-15 '  4 , \
+                         'x04\_w08-08\_e08-01 '  5 , \
+                         'x04\_w08-08\_e08-07 '  6 , \
+                         'x04\_w08-11\_e08-01 '  7 , \
+                         'x04\_w08-11\_e08-07a'  8 , \
+                         'x04\_w08-11\_e08-07b'  9 , \
+                         'x04\_w08-11\_e08-15 '  10, \
+                         'x04\_w08-15\_e08-01 '  11, \
+                         'x04\_w08-15\_e08-07 '  12, \
+                         'x04\_w08-15\_e08-15 '  13  \
+                         )
+set xtics rotate by -25 ('X4-1_1_4-8'  0 , \
+                         'X4-1_2_2-8'  1 , \
+                         'X4-1_2_2-4'  2 , \
+                         'X4-1_4_1-8'  3 , \
+                         'X4-1_4_1-2'  4 , \
+                         'X4-2_1_2-8'  5 , \
+                         'X4-2_1_2-4'  6 , \
+                         'X4-2_2_1-8'  7 , \
+                         'X4-2_2_1-4'  8 , \
+                         'X4-2_2_1-2'  9 , \
+                         'X4-4_1_1-8'  10, \
+                         'X4-4_1_1-4'  11, \
+                         'X4-4_1_1-2'  12  )
 plot "simulation_all.dat" notitle

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Makefile

-                      r20
+                      r30
 #--------------------------------------------------------------------------------
 TYPE_DOC                = ("doc" "ppt")
+TYPE_DOC                = ("doc" "ppt" "poster")
 DEFAULT_LANG            = fr
 …
 DIR_SCHEMA_JPG          = Schema_jpg
 DIR_TEX                 = Source
+#--------------------------------------------------------------------------------
+# Directory
+#--------------------------------------------------------------------------------
+ENV_LATEX               = $(EXPORT) TEXINPUTS=$(DIR_INCLUDE):$$TEXINPUTS
+LATEX_WITH_ENV          = $(ENV_LATEX); $(LATEX)
 #--------------------------------------------------------------------------------
 …
                         @$(ECHO) "Génération du fichier $*.dvi"
                         @#touch $(patsubst %.tex,%.ind,$<)
                         @$(LATEX) $<
                         @$(LATEX) $< > /dev/null
+                        @$(LATEX_WITH_ENV) $<
+                        @$(LATEX_WITH_ENV) $< > /dev/null
                         @#$(MAKEINDEX) $(patsubst %.tex,%.idx,$<)
                         @citation=`$(GREP) "citation" $*.aux`; \
 …
                           $(BIBTEX) $* ; \
                         fi
                         @$(LATEX) $< > /dev/null
                         @$(LATEX) $< > /dev/null
+                        @$(LATEX_WITH_ENV) $< > /dev/null
+                        @$(LATEX_WITH_ENV) $< > /dev/null
 #--------------------------------------------------------------------------------

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Package/presentation-internal_seminary_overview.sty

-                      r20
+                      r30
 %\def\review{\number\day/\number\month/\number\year\xspace}
 \title{Séminaire interne :\newline Processeur libre, haute performance et hautement paramètrable}
+\title{Séminaire interne :\newline Processeur libre, haute performance et paramètrable}
 \institute{Equipe SOC - Laboratoire d'information de Paris VI - France}
+\institute{Département SOC - Laboratoire d'information de Paris VI - France}
 \author{Mathieu Rosière}

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/MORPHEO_micro_architecture-execute_loop.fig

-                      r20
+                      r30
 #FIG 3.2  Produced by xfig version 3.2.5-alpha5
+#FIG 3.2
 Landscape
 Center
 …
 1 0 50 -1 -1 10 0.0000 4 105 510 7920 6030 memory\001
 1 0 50 -1 -1 10 0.0000 4 105 255 7920 5895 read\001
 1 0 50 -1 -1 10 0.0000 4 120 345 7920 6165 queue\001
+1 0 50 -1 -1 10 0.0000 4 105 345 7920 6165 queue\001
 -6
 10260 6390 10980 6840
 …
 6840 7560 6840 7560 6390 8280 6390 8280 6840
 1 0 50 -1 -1 10 0.0000 4 105 255 7920 6570 read\001
 1 0 50 -1 -1 10 0.0000 4 120 345 7920 6750 queue\001
+1 0 50 -1 -1 10 0.0000 4 105 345 7920 6750 queue\001
 -6
 8640 6390 9360 6840
 …
 1 0 50 -1 -1 10 0.0000 4 105 690 9000 6570 reservation\001
 1 0 50 -1 -1 10 0.0000 4 105 435 9000 6750 station\001
--6
-7380 7200 13860 7920
-2 2 1 0 7 50 -1 -1 3.000 0 0 -1 0 0 5
-7200 13860 7200 13860 7920 7380 7920 7380 7200
-4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
-7740 13680 7380 7560 7380 7560 7740 13680 7740
-1 0 50 -1 -1 10 0.0000 4 135 480 10620 7605 register\001
 -6
 2 2 1 0 7 50 -1 -1 3.000 0 0 -1 0 0 5
 …
 0 1.00 60.00 120.00
 5760 10620 5130
+4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
+7740 13680 7380 7560 7380 7560 7740 13680 7740
+4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
+8280 13680 7920 7560 7920 7560 8280 13680 8280
+2 2 1 0 7 50 -1 -1 3.000 0 0 -1 0 0 5
+7200 13860 7200 13860 8460 7380 8460 7380 7200
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+7335 12780 7920
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+7380 8505 7920
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+7380 8415 7920
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 1 2
+0 1.00 60.00 120.00
+0 1.00 60.00 120.00
+8100 7200 8100
 1 0 50 -1 -1 10 1.5708 4 105 360 9945 6615 select\001
 1 0 50 -1 -1 10 1.5708 4 105 360 11385 6300 select\001
 1 0 50 -1 -1 10 0.0000 4 120 345 12240 6435 queue\001
+1 0 50 -1 -1 10 0.0000 4 105 345 12240 6435 queue\001
 1 0 50 -1 -1 10 0.0000 4 105 345 12240 6255 write\001
 1 0 50 -1 -1 10 0.0000 4 90 465 13320 6255 execute\001
 1 0 50 -1 -1 10 0.0000 4 120 345 13320 6435 queue\001
 0 0 50 -1 -1 10 0.0000 4 150 405 8820 5355 bypass\001
+1 0 50 -1 -1 10 0.0000 4 105 345 13320 6435 queue\001
+0 0 50 -1 -1 10 0.0000 4 135 405 8820 5355 bypass\001
 1 0 50 -1 -1 10 0.0000 4 105 420 10620 5085 Dcache\001
 2 0 50 -1 -1 10 0.0000 4 90 465 13995 6660 execute\001
 0 0 50 -1 -1 10 0.0000 4 75 435 7245 6345 rename\001
+1 0 50 -1 -1 10 0.0000 4 135 480 10620 7605 register\001
+1 0 50 -1 -1 10 0.0000 4 105 630 10620 8145 status list\001
+0 0 50 -1 -1 10 0.0000 4 150 855 7290 8415 register_state\001

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/MORPHEO_micro_architecture-out_of_order_engine.fig

-                      r20
+                      r30
 #FIG 3.2  Produced by xfig version 3.2.5-alpha5
+#FIG 3.2
 Landscape
 Center
 …
 -2
 2
-4590 5400 5310 5850
-4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
-5850 4590 5850 4590 5400 5310 5400 5310 5850
-1 0 50 -1 -1 10 0.0000 4 105 315 4950 5670 RAT\001
--6
 7020 3600 7740 4050
 7020 3600 7740 4050
 …
 1 0 50 -1 -1 10 0.0000 4 105 315 7380 3150 State\001
 -6
+6210 5985 6930 6435
+5130 5400 5850 5850
+4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
+5850 5130 5850 5130 5400 5850 5400 5850 5850
+1 0 50 -1 -1 10 0.0000 4 105 315 5490 5670 RAT\001
+-6
+6750 5985 7470 6435
 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
 6435 6210 6435 6210 5985 6930 5985 6930 6435
 1 0 50 -1 -1 10 0.0000 4 105 375 6570 6345 RAW\001
 1 0 50 -1 -1 10 0.0000 4 105 375 6570 6165 Check\001
+6435 6750 6435 6750 5985 7470 5985 7470 6435
+1 0 50 -1 -1 10 0.0000 4 105 375 7110 6345 RAW\001
+1 0 50 -1 -1 10 0.0000 4 105 375 7110 6165 Check\001
 -6
 3 0 1 0 7 50 -1 0 3.000 1 0.0000 7652 5222 30 30 7652 5222 7682 5218
+1 0 1 0 7 50 -1 -1 4.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+6210 6210 6210
+4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
+5040 4590 5040 4590 4590 5310 4590 5310 5040
+4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
+5850 5670 5850 5670 5400 6390 5400 6390 5850
+4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
+5850 6750 5850 6750 5400 7470 5400 7470 5850
+3 0 1 0 7 50 -1 0 3.000 1 0.0000 7665 5764 30 30 7665 5764 7695 5760
 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
 0 1.00 60.00 120.00
+5850 4950 6210
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+6210 7830 6210
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+6210 7110 5850
+6210 7830 6210
 4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
 6435 7830 6435 7830 5985 8550 5985 8550 6435
 …
 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
 0 1.00 60.00 120.00
-5625 6390 5625
-1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
-0 1.00 60.00 120.00
-4050 7110 5400
-1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
-0 1.00 60.00 120.00
-4815 5310 4815
-1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
-0 1.00 60.00 120.00
 3825 7740 3825
 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
 0 1.00 60.00 120.00
-4320 4230 4320
-1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
-0 1.00 60.00 120.00
 6210 7650 4050
-2 2 1 0 7 50 -1 -1 3.000 0 0 7 0 0 5
-6570 4410 6570 4410 4410 8730 4410 8730 6570
 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 1 2
 0 1.00 60.00 120.00
 …
 1 0 1 0 7 50 -1 -1 3.000 0 0 -1 1 0 3
 0 1.00 60.00 120.00
+5220 5130 5220 5130 5400
+5220 5670 5220 5670 5400
+1 0 1 0 7 50 -1 -1 4.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+6210 6750 6210
+4 0 1 0 11 50 -1 20 4.000 0 0 7 0 0 5
+5040 5130 5040 5130 4590 5850 4590 5850 5040
+4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
+5850 6210 5850 6210 5400 6930 5400 6930 5850
 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
 0 1.00 60.00 120.00
 5040 4770 5400
+5850 5490 6210
 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
 0 1.00 60.00 120.00
+5850 6030 6210
+1 0 50 -1 -1 10 0.0000 4 105 315 4950 4770 RAT\001
+1 0 50 -1 -1 10 0.0000 4 150 450 4950 4950 Update\001
+1 0 50 -1 -1 10 0.0000 4 105 270 6030 5580 Free\001
+1 0 50 -1 -1 10 0.0000 4 105 255 6030 5805 List\001
+1 0 50 -1 -1 10 0.0000 4 105 390 7110 5580 Status\001
+1 0 50 -1 -1 10 0.0000 4 105 255 7110 5775 List\001
+4320 4770 4320
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+5040 5310 5400
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+5850 6570 6210
+2 2 1 0 7 50 -1 -1 3.000 0 0 7 0 0 5
+6570 4950 6570 4950 4410 8730 4410 8730 6570
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
+0 1.00 60.00 120.00
+4050 7110 4815 5850 4815
+4 0 1 0 31 50 -1 20 4.000 0 0 7 0 0 5
+5850 7830 5850 7830 5400 8550 5400 8550 5850
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+5760 7830 5760
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3
+0 1.00 60.00 120.00
+4815 7110 5490 7830 5490
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2
+0 1.00 60.00 120.00
+5625 6930 5625
+1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 1 2
+0 1.00 60.00 120.00
+0 1.00 60.00 120.00
+5625 8910 5625
 1 0 50 -1 -1 10 0.0000 4 105 480 8190 6165 Rename\001
 1 0 50 -1 -1 10 0.0000 4 120 345 8190 6345 queue\001
+1 0 50 -1 -1 10 0.0000 4 105 345 8190 6345 queue\001
 2 0 50 -1 -1 10 0.0000 4 75 435 8865 5940 rename\001
-0 0 50 -1 -1 10 0.0000 4 150 405 4275 4230 update\001
-0 0 50 -1 -1 10 0.0000 4 105 345 4275 6165 decod\001
 0 0 50 -1 -1 10 0.0000 4 105 360 7695 4770 insert\001
+2 0 50 -1 -1 10 0.0000 4 90 465 8865 3780 execute\001
+1 0 50 -1 -1 10 0.0000 4 105 315 5490 4770 RAT\001
+1 0 50 -1 -1 10 0.0000 4 135 450 5490 4950 Update\001
+1 0 50 -1 -1 10 0.0000 4 105 270 6570 5580 Free\001
+1 0 50 -1 -1 10 0.0000 4 105 255 6570 5805 List\001
+0 0 50 -1 -1 10 0.0000 4 135 405 4815 4230 update\001
+0 0 50 -1 -1 10 0.0000 4 105 345 4815 6165 decod\001
 2 0 50 -1 -1 10 0.0000 4 105 345 7065 4770 retire\001
+2 0 50 -1 -1 10 0.0000 4 90 465 8865 3780 execute\001
+1 0 50 -1 -1 10 0.0000 4 105 390 8190 5535 Status\001
+1 0 50 -1 -1 10 0.0000 4 105 255 8190 5670 List\001
+1 0 50 -1 -1 10 0.0000 4 135 540 8190 5805 Manager\001
+2 0 50 -1 -1 10 0.0000 4 150 855 8865 5355 register_state\001

/trunk/IPs/systemC/processor/Morpheo/Documentation/Source/Schema/MORPHEO_service.fig

-                      r20
+                      r30
 #FIG 3.2  Produced by xfig version 3.2.5-alpha5
+#FIG 3.2
 Landscape
 Center
 …
 -2
 2
+1 0 1 0 29 50 -1 20 0.000 0 1 0 0 4575.000 2100.000 4350 2400 4575 2475 4800 2400
+1 0 1 0 2 48 -1 40 0.000 0 0 0 0 5025.000 2700.000 4800 2400 5025 2325 5250 2400
 3675 4050 4725 4650
 1 0 1 0 2 50 -1 20 0.000 0 1 0 0 3975.000 4200.000 3750 4500 3975 4575 4200 4500
 …
 1 0 1 0 31 50 -1 20 0.000 0 0 7 0 0 4
 4500 6150 4050 7050 4050 7050 4500
--6
-4350 1950 5250 2550
-1 0 1 0 29 50 -1 20 0.000 0 1 0 0 4575.000 2100.000 4350 2400 4575 2475 4800 2400
-1 0 1 0 2 48 -1 40 0.000 0 0 0 0 5025.000 2700.000 4800 2400 5025 2325 5250 2400
-1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
-2400 4350 1950 5250 1950 5250 2400
-1 0 50 -1 -1 10 0.0000 4 105 255 4800 2325 .gen\001
-1 0 50 -1 -1 10 0.0000 4 120 675 4800 2100 G\351n\351rateur\001
 -6
 5550 1950 6450 2550
 …
 4 0 1 0 4 50 -1 20 0.000 0 0 7 0 0 5
 4050 4950 4050 4950 4500 5850 4500 5850 4050
+1 0 50 -1 -1 10 0.0000 4 150 570 5400 3225 Morpheo\001
+1 0 1 0 29 50 -1 20 0.000 0 0 7 0 0 4
+2400 4350 1950 5250 1950 5250 2400
+1 0 50 -1 -1 10 0.0000 4 135 570 5400 3225 Morpheo\001
 1 0 50 -1 -1 10 0.0000 4 105 435 4200 4275 VHDL\001
 1 0 50 -1 -1 10 0.0000 4 105 435 4800 5475 VHDL\001
 …
 1 0 50 -1 -1 10 0.0000 4 105 585 6000 5325 Statistics\001
 1 0 50 -1 -1 10 0.0000 4 105 585 6600 4200 Positions\001
 1 0 50 -1 -1 10 0.0000 4 120 255 6600 4425 .pos\001
+1 0 50 -1 -1 10 0.0000 4 105 255 6600 4425 .pos\001
 1 0 50 -1 -1 10 0.0000 4 105 465 7500 3225 Viewer\001
 1 0 50 -1 -1 10 0.0000 4 135 555 5400 4275 SystemC\001
+1 0 50 -1 -1 10 0.0000 4 105 255 4800 2325 .gen\001
+1 0 50 -1 -1 10 0.0000 4 105 615 4800 2100 Generator\001

/trunk/IPs/systemC/processor/Morpheo/Makefile

-                      r20
+                      r30
 include $(SOC)/Makefile.tools
+include $(MORPHEO_TOPLEVEL)/Makefile.tools
 #-----[ Directory ]----------------------------------------------------
 …
                         @$(ECHO) ""
                         @$(ECHO) "Delete     temporary files              "$(PWD)
+                        @$(RM) *~
 #                       @$(MAKE) clean_rec DIR_CLEAN=.

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/include/BaseP.h

-                      r20
+                      r30
       string comment;
       int level;
     protected:
 …
       morpheo::tools::viewer::bdd::Entity *getEntity();
       morpheo::tools::viewer::bdd::Architecture *getArchitecture();
       QList<morpheo::tools::viewer::bdd::Component> *BaseP::getComponent();
+      QList<morpheo::tools::viewer::bdd::Component> *getComponent();
       BaseP();
+      BaseP(BaseP *p);
       ~BaseP ();
       void setComment(string s);
 …
       int getLevel();
       void setLevel (int v);
+      int getSchema();
     };//end class BaseP

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/include/BaseV.h

r20	r30
28	28	//accesseurs
29	29	morpheo::tools::viewer::bdd::BaseP get_BasePos(string v);
30		morpheo::tools::viewer::bdd::Signal getSignal(string c,PortMap dest);
	30	morpheo::tools::viewer::bdd::Signal getSignal(morpheo::tools::viewer::bdd::BaseP top,string c,PortMap *dest);
31	31	QList<morpheo::tools::viewer::bdd::BaseP> *getBaseP();
32	32	//morpheo::tools::viewer::bdd::Param get_Param(string v);

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/include/Entity.h

-                      r20
+                      r30
     public:
       Entity(string n,int l);
+      Entity(string n,string t,int l);
       ~Entity();
       string getComment();
       string getName();
+      string getType();
       void setComment(string s);
       int getSchema();

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/BaseP_accessors.cpp

-                      r20
+                      r30
     comment=s;
+  }
+  void BaseP::setLevel(int s){
+    level=s;
+  }
   void BaseP::setArchitecture(Architecture *a)
+  {
 …
     return comment;
+  }
+  int BaseP::getLevel()
+  {
+    return level;
+  }
     QList<morpheo::tools::viewer::bdd::Component> *BaseP::getComponent()
 …
+  }
+  int BaseP::getSchema(){return ent->getSchema();}
 };//end bdd
 };//end viewer

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/BaseP_alloc.cpp

-                      r20
+                      r30
+  }
+ BaseP::BaseP(BaseP *p){
+   *this=p;
+  }
 };//end bdd
 };//end viewer

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/BaseV_accessors.cpp

r20	r30
10	10	namespace bdd{
11	11
12		void BaseV::setComment(string s){
	12	void BaseV::setComment(string s){
13	13	comment=s;
14	14	}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/BaseV_afficheBaseConsole.cpp

-                      r20
+                      r30
  /*
+/*
+ *
  * [desc.]
 …
         = pos->begin(); it != pos->end(); ++it)
+    {
       morpheo::tools::viewer::bdd::Entity *test=(it->getEntity());
       string n2=test->getName();
 …
       cout << n << endl ;
       cout << "----Entity-----------------------------------------" <<endl;
       cout << "Entity name:"<< n2<< endl;
+      cout << "Entity name:"<< n2 <<" level:"<< it->getLevel()<< endl;
       cout << "------------------ports east-----------------------" <<endl;
 …
            cout << "port :" << it3->getPort() <<endl;
            cout << "comment :" << it3->getComment() <<endl;
+             }
+         }
       }//if
+      cout << endl<< "************    fin BASEP  *******************"<<endl <<endl;
     }//for
+  }

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/BaseV_getSignal.cpp

-                      r20
+                      r30
 namespace viewer{
 namespace bdd{
+  morpheo::tools::viewer::bdd::Signal *BaseV::getSignal(string c,morpheo::tools::viewer::bdd::PortMap *dest)
+  /*
+   * search and find the signal
+   * top : actual component is viewed on screen
+   * c: the component (source) which is connected to the dest
+   * dest : the port destination informations
+   */
+  morpheo::tools::viewer::bdd::Signal *BaseV::getSignal(BaseP *top,string c,morpheo::tools::viewer::bdd::PortMap *dest)
+  {
     int srcX,srcY,destX,destY;
     Architecture *aa=((pos->operator[](0)).getArchitecture());
+    Architecture *aa=top->getArchitecture();
     morpheo::tools::viewer::bdd::Component x=aa->getComponent(c);
     // cout << dest->getName() <<endl;
 …
     srcX=p->get_x();
     srcY=p->get_y();
     // cout << dest->getComponent() <<endl;
+    //cout << dest->getComponent() <<endl;
     morpheo::tools::viewer::bdd::BaseP res=get_BasePos(dest->getComponent());
     morpheo::tools::viewer::bdd::Port *pm=(res.getEntity())->searchPort(dest->getPort());

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/BaseV_searchComponent.cpp

-                      r20
+                      r30
  /*
+ *
 …
   morpheo::tools::viewer::bdd::BaseP BaseV::get_BasePos(string v){
+    return pos->operator[](listcomp->indexOf(v,0));
+    int tmp=listcomp->indexOf(v,0);
+    if(tmp==-1){
+      cout << "not found\n";
+      return NULL;
+    }
+    else
+      return pos->operator[](tmp);
+  }

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/Component_accessors.cpp

r20	r30
16	16	string Component::getComment(){ return comment;}
17	17	string Component::getName(){ return name;}
18		string Component::getType(){ return type;}
	18	string Component::getType(){ return type;}
19	19	int Component::get_x(){return pos_x+size_x;}
20	20	int Component::get_y(){return pos_y+size_y;}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/Entity_accessors.cpp

r20	r30
18	18
19	19	string Entity::getName(){ return name;}
	20	string Entity::getType(){ return type;}
20	21
21	22	int Entity::getSchema(){return schema;}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Bdd/src/Entity_alloc.cpp

r20	r30
11	11
12	12
13		Entity::Entity(string n,int l)
	13	Entity::Entity(string n,string t,int l)
14	14	:ListePorts()
15	15	{
16	16	name=n;
17	17	schema=l;
18
	18	type=t;
19	19	}
20	20

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/include/window.h

-                      r20
+                      r30
 #include <iostream>
+#include <cmath>
+#include <sstream>
 #include <qstring.h>
 #include <qapplication.h>
 …
 #include <qtreeview.h>
 #include <qdirmodel.h>
+#include <qevent.h>
+#include <qfiledialog.h>
 #include "Tools/Viewer/Parser/include/parser.h"
 …
 #define EAST 2
 #define WEST 3
+#define MARGEX 50
+#define MARGEY 70
 using namespace morpheo::tools::viewer::parser;
 …
   Window(QString name);
   void _setParse(Parse *p);
   void _init_file();
+  void _setParse(Parse *p);  //parse the base
+  void _init_file();    //search component and port before drawing
  private slots:
+  void _open();
+  void _open_end();
+  void _open_error();
+  void _open(); //open a file
+ void _open_error();
   void _save();
+  void _save(); //save a file
   void _saveAs();
   void _saveAsOk();
+  void _close();
+  void _quit();
+  void _close(); //close a file
+  void _quit(); //quit a file
   void _quit2();
+  void _zoomIn();
+  void _zoomIn(); //zoom for the architecture view
   void _zoomOut();
   void _defautZoom();
-  void _level();
-  void _informations();
-  void _parameters();
-  void _about();
+ private:
+  void _level();
+  void _informations(); //show or hide informations window
+  void _parameters(); //show or hide parameters window
+  void _about(); //about the programm
+  void _component_name(); //show or hide the components name
+  void _signal_name(); //show or hide the signals name
+  void wparameters();
+  void winformations();
+  void paintEvent( QPaintEvent * );
+  void repaint();
+  void drawPort(int x,int y,int pos,string dir);
+  void _back();//return to the previous view
+  void _cancel_selection();
+  void _apply();
+  QList <Port> port_east;
+ protected :
+  void mousePressEvent (QMouseEvent *); //mouse handler when mouse pressed
+  void mouseMoveEvent (QMouseEvent *); //mouse handler in other case
+ private :
+  void wparameters(); // parameters window builder
+  void winformations(); //informations window builder
+  void paintEvent( QPaintEvent * ); //drawing panel
+  void repaint(); //repaint the panel with current parameters
+  void drawPort(int x,int y,int pos,string dir); //draw the components ports
+  void write_name(string name); //write the name of the component clicked name in the informations window
+  void write_comment(string comment);
+  void write_type(string t);
+  QList <Port> port_east; //ports lists
   QList <Port> port_west;
   QList <Port> port_north;
 …
   QList <Component> *compo;
   QWidget *wparam;
+  QWidget *wparam;//windows widget (informations, parameters, open, save ...)
   QWidget *winfo;
   QWidget *ws;
   QWidget *wq;
-  QWidget *wo;
   QWidget *wa;
+  Parse *parse;
+  BaseV *base;
+  BaseP p;
+  Entity *entity;
+  Coord *c;
+  QWidget *mess_charg;
+  QWidget *mess;
+  QBoxLayout *informations; //informations box
+  QBoxLayout *parameters; //parameters box
+  Parse *parse; //the parser
+  BaseV *base; //the current BaseV
+  BaseP p; //the current BaseP
+  Entity *entity; //entity of current base
+  Coord *c;
   QPainter painter;
 …
   QStatusBar *status;
   QLineEdit *file_name;
   QString current_name;
+  QLineEdit *file_name; //retrieve the name user wants to open from the open window
+  QString current_name; //name of the current file opened
+  int window_height;
+  /*items of the informations window*/
+  QLabel *lname;//name of the component clicked
+  QLabel *ln;
+  QLineEdit *comment;//comment associated with the component clicked
+  QLabel *lt;
+  QLabel *ltype;//type of the component
+  int level; //level of architecture
+  int mouseX; //mouse position
+  int mouseY;
+  int window_height; //main window size
   int window_width;
+  int panel_heigth;
+  int panel_width;
+  int margeX;
+  int margeX;//size of the marge
   int margeY;
   int portX;
+  int portX;//port size, position and size of components, used when drawing the architecture
   int portY;
   int posX;
 …
   int tailleY;
+  bool save_as;
+  int cpt_level;
+  QString tab[50];
+  QString father;//father name
+  QString current;//name of the current architecture visible
+  bool save_as;
   bool first_save;
+  bool info_open;
+  bool param_open;
+  bool is_save;
+  bool paint;
+  bool wq_open;
+  bool wo_open;
+  bool ws_open;
+  bool info_open; //know if the informations window opened or not
+  bool param_open; //know if the parameters window opened or not
+  bool is_save; //know if the file has been saved
+  bool paint; //(re)paint or not
+  bool wq_open; //know if Quit/Open ( 2 windows possible)/Save window is open
   bool wa_open;
+  bool quit_demand;
+  bool file_open;
+  bool is_parse;
+  bool quit_demand;//know if user clicked on "quit" (used for saving file before quit)
+  bool file_open;//know if a file is still open (used if user wants to open another file)
+  bool signalName;//show or hide signals name
+  bool componentName;//show or hide components name
+  bool charg_open;//back chargement message box opened or not
+  bool mess_open;//chargment message box opened or not
+  bool component_clicked;//if user clicked on a component to modify its parameters
 };
       };

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/src/Graphics_drawAll.cpp

-                      r20
+                      r30
 void Window::paintEvent( QPaintEvent * )
+{
   /*draw window size*/
   setMinimumSize(600,600);
+  int schema;
+  QString t;
   if(paint){
     painter.begin(this);
     painter.setPen(Qt::blue);
+    painter.drawRect(margeX,margeY,margeX+450,margeY+450);
+    painter.drawRect(MARGEX,MARGEY,MARGEX+450,MARGEY+450);
     for(QList<Port>::iterator it=port_east.begin(); it!=port_east.end(); ++it){
       portX = it->get_x();
       portY = it->get_y();
+      drawPort(portX + margeX,portY + margeY ,EAST,it->getDirection());
+      drawPort(portX + MARGEX,portY + MARGEY ,EAST,it->getDirection());
+    }
 …
       portX = it->get_x() ;
       portY = it->get_y() ;
+      drawPort(portX + margeX,portY + margeY, WEST, it->getDirection());
+      drawPort(portX + MARGEX,portY + MARGEY, WEST, it->getDirection());
+    }
 …
       portX = it->get_x() ;
       portY = it->get_y() ;
+      drawPort(portX + margeX ,portY+margeY,NORTH,it->getDirection());
+      drawPort(portX + MARGEX ,portY+MARGEY,NORTH,it->getDirection());
+    }
 …
       portX = it->get_x() ;
       portY = it->get_y() ;
+      drawPort(portX + margeX,portY+margeY,SOUTH,it->getDirection());
+      drawPort(portX + MARGEX,portY+MARGEY,SOUTH,it->getDirection());
+    }
     if(p.getArchitecture()!=NULL){
       compo = p.getComponent();
       for(QList<Component>::iterator it=compo->begin();it!=compo->end();++it){
         Coord *co = it->get_Position();
         posX = co->get_hg_x()+margeX;
         posY = co->get_hg_y()+margeY;
+        posX = co->get_hg_x()+MARGEX;
+        posY = co->get_hg_y()+MARGEY;
         tailleX = co->get_size_x();
         tailleY = co->get_size_y();
+        painter.drawRect(posX,posY,tailleX,tailleY);
+        t=QString::fromStdString(it->getType()).toLower();
+        BaseP tp = base->get_BasePos(t.toStdString());
+        if(&tp != NULL){
+          schema=tp.getSchema();
+          switch(schema){
+          case 0:
+            painter.drawRect(posX,posY,tailleX,tailleY);
+            break;
+          case 1:
+            painter.drawEllipse(posX,posY,tailleX,tailleY);
+            break;
+          case 2:
+            painter.drawRect(posX,posY,tailleX,tailleY);
+            painter.drawLine(posX+tailleX/4,posY+tailleY,posX+tailleX/4,posY);
+            painter.drawLine(posX+tailleX/2,posY+tailleY,posX+tailleX/2,posY);
+            painter.drawLine(posX+3*tailleX/4,posY+tailleY,posX+3*tailleX/4,posY);
+            break;
+          case 3:
+            painter.drawRect(posX,posY,tailleX,tailleY);
+            painter.drawLine(posX,posY+tailleY,posX+tailleX/2,posY+tailleY/2);
+            painter.drawLine(posX+tailleX,posY+tailleY,posX+tailleX/2,posY+tailleY/2);
+            break;
+          }
+        }
+        if (componentName){
+          QString compo_name = QString::fromStdString(it->getName());
+          painter.drawText(posX , posY + tailleY/2,compo_name);
+        }
         Coord *co2=new Coord( co->get_hg_x() + tailleX/2, co->get_hg_y() + tailleY/2,tailleX/2,tailleY/2);
         QList<Port> ports2=(it->getPortEast(co2));
         for (QList<Port>::iterator it2=ports2.begin();it2!=ports2.end();++it2)
 …
             portX =it2->get_x();
             portY =it2->get_y();
             drawPort(portX + margeX,portY+margeY , EAST,it2->getDirection());
+            drawPort(portX + MARGEX,portY+MARGEY , EAST,it2->getDirection());
+          }
         ports2=(it->getPortWest(co));
 …
             portX =it2->get_x();
             portY =it2->get_y();
             drawPort(portX + margeX ,portY+margeY ,WEST,it2->getDirection());
+            drawPort(portX + MARGEX ,portY+MARGEY ,WEST,it2->getDirection());
+          }
         ports2=(it->getPortNorth(co));
 …
             portX =it2->get_x();
             portY =it2->get_y();
             drawPort(portX + margeX ,portY+margeY,NORTH,it2->getDirection());
+            drawPort(portX + MARGEX ,portY+MARGEY,NORTH,it2->getDirection());
+          }
 …
             portX =it2->get_x();
             portY =it2->get_y();
             drawPort(portX + margeX ,portY+margeY,SOUTH,it2->getDirection());
+            drawPort(portX + MARGEX ,portY+MARGEY,SOUTH,it2->getDirection());
+          }
         painter.setPen(Qt::red);
         QList<PortMap> *pm=it->getPortMap();
         //init_grid();
         for (QList<PortMap>::iterator it3=pm->begin();it3!=pm->end();++it3)
+          {
+            Signal *s=base->getSignal(it->getType(),new PortMap(*it3));
+            painter.drawLine(s->get_src_x()+margeX,s->get_src_y()+margeY,s->get_dest_x()+margeX,s->get_dest_y()+margeY);
+            //p1 = new Point(s->get_src_x()+2*margeX,s->get_src_y()+2*margeY,NULL,FREE,0);
+            //p2 = new Point(s->get_dest_x()+margeX,s->get_dest_y()+margeY,NULL,FREE,0);
+           // grid[p1->getX()][p1->getY()] = p1;
+            //grid[p2->getX()][p2->getY()] = p2;
+            //drawSignal(p1,p2);
+            //p1 = NULL;p2 = NULL;
+            Signal *s=base->getSignal(&p,it->getName(),new PortMap(*it3));
+            painter.drawLine(s->get_src_x()+MARGEX,s->get_src_y()+MARGEY,s->get_dest_x()+MARGEX,s->get_dest_y()+MARGEY);
+            if(signalName){
+              QString signal_name = QString::fromStdString(it3->getName());
+              if(s->get_src_x() > s->get_dest_x())
+                painter.drawText(s->get_dest_x() + MARGEX - 40 ,s->get_dest_y() + MARGEY-10, signal_name);
+              if(s->get_src_x() < s->get_dest_x())
+                painter.drawText(s->get_dest_x() + MARGEX - 40 ,s->get_dest_y() + MARGEY-10, signal_name);
+            }
+          }
+        if(charg_open){
+          charg_open = false;
+          mess_charg->close();
+        }
         painter.setPen(Qt::blue);
+      }
+    }
     painter.end();
+  }
+   if(mess_open){
+    mess_open = false;
+    mess->close();
+   }
+}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/src/Graphics_informations_window.cpp

-                      r20
+                      r30
+{
   winfo = new QWidget();
+  QBoxLayout *informations = new QBoxLayout(QBoxLayout::LeftToRight,0);
+  winfo->resize(200,450);
+  informations = new QBoxLayout(QBoxLayout::TopToBottom,0);
   winfo->setWindowTitle("informations");
+  winfo->setFixedSize(200,620);
+  winfo->move(608,0);
+  winfo->setFixedSize(350,292);
+  winfo->move(628,50);
+  QBoxLayout *bname = new QBoxLayout(QBoxLayout::LeftToRight,0);
+  ln = new QLabel();
+  ln->setText("");
+  lname = new QLabel();
+  lname->setText("");
+  bname->addWidget(ln);
+  bname->addWidget(lname);
+  QBoxLayout *btype = new QBoxLayout(QBoxLayout::LeftToRight,0);
+  lt = new QLabel();
+  lt->setText("");
+  ltype = new QLabel();
+  ltype->setText("");
+  btype->addWidget(lt);
+  btype->addWidget(ltype);
+  comment = new QLineEdit();
+  comment->setText("");
+  comment->setReadOnly(true);
+  QPushButton *noselect = new QPushButton("cancel selection",wparam);
+  QPushButton *back = new QPushButton("back",wparam);
+  connect(back,SIGNAL(clicked()),this,SLOT(_back()));
+  connect(noselect,SIGNAL(clicked()),this,SLOT(_cancel_selection()));
+  informations->addLayout(bname);
+  informations->addLayout(btype);
+  informations->addWidget(comment);
+  informations->addWidget(noselect);
+  informations->addWidget(back);
   winfo->setLayout(informations);
   winfo->show();
+}
+void Window::write_comment(string cm){
+  QString c = QString::fromStdString(cm);
+  comment->setText(c);
+  comment->show();
+}
+void Window::write_name(string name){
+  QString n = QString::fromStdString(name);
+  lname->setText(n);
+}
+void Window::write_type(string type){
+  lt->setText("type");
+  QString n = QString::fromStdString(type);
+  ltype->setText(n);
+}
+void Window::_cancel_selection(){
+  component_clicked = false;
+}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/src/Graphics_main.cpp

-                      r20
+                      r30
   if(argc>2){
     cout << "error : argument must be a file name or nothing" << endl;
+    cout << "usage : Viewer [file]" << endl;
     return 0;
+  }
   Parse *par = new Parse();
    QApplication *a=new QApplication (argc,argv);
    if(argc == 2){
      if(par->open_file(argv[1])==-1){
+  if(argc == 2){
+     if(par->open_file(argv[1],0)==-1){
         cout << "file doesn't exist or is not a valid format" << endl;
         exit(1);

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/src/Graphics_main_window.cpp

-                      r20
+                      r30
+{
   paint = false;
-  is_parse = false;
   window_height = 620;
+  window_width = 600;
+  margeX = 50;
+  margeY = 70;
+  window_width = 620;
+  charg_open = false;
+  mess_open = false;
+  component_clicked = false;
+  cpt_level=0;
   /*menu bar*/
 …
   connect(paramAct,SIGNAL(triggered()),this,SLOT(_parameters()));
+  QAction *compoNameAct;
+  compoNameAct = new QAction(tr("&components name"),this);
+  connect(compoNameAct,SIGNAL(triggered()),this,SLOT(_component_name()));
+  QAction *signalNameAct;
+  signalNameAct = new QAction(tr("&signals name"),this);
+  connect(signalNameAct,SIGNAL(triggered()),this,SLOT(_signal_name()));
   /*add the menu "tools" to the menu bar*/
   tools = menu_bar->addMenu(tr("&Tools"));
+  tools->addAction(zoomInAct);
+  tools->addAction(zoomOutAct);
+  tools->addAction(defautZoomAct);
+  tools->addAction(levelAct);
+  //tools->addAction(zoomInAct);
+  //tools->addAction(zoomOutAct);
+  //tools->addAction(defautZoomAct);
+  tools->addAction(compoNameAct);
+  tools->addAction(signalNameAct);
+  //tools->addAction(levelAct);
   tools->addAction(infoAct);
   tools->addAction(paramAct);
 …
   help->addAction(aboutAct);
   /*add the menu bar to the main window*/
   this->setMenuWidget(menu_bar);
 …
   /*defaut position*/
   this->move(0,0);
+  this->move(0,50);
   /*main window title*/
 …
   /*little windows (open, save...), closed at init*/
-  wo_open = false;
   wq_open = false;
-  ws_open = false;
   wa_open = false;
+  /*signals and components name hidden*/
+  signalName = false;
+  componentName = false;
   /*file unsaved at init*/
 …
   first_save = false; //first_save = true for a new file
   current_name = name;
   if(current_name != NULL){
 …
     file_open = false;
     paint = false;
     is_save = false;
+    is_save = true;
+  }
+}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/src/Graphics_parameters_window.cpp

-                      r20
+                      r30
+{
   wparam = new QWidget();
+  QBoxLayout *parameters = new QBoxLayout(QBoxLayout::LeftToRight,0);
+  wparam->resize(200,450);
+  parameters = new QBoxLayout(QBoxLayout::TopToBottom,0);
   wparam->setWindowTitle("parameters");
+  wparam->setFixedSize(200,620);
+  wparam->move(816,0);
+  wparam->setFixedSize(350,300);
+  wparam->move(628,370);
+  QPushButton *apply = new QPushButton("apply",wparam);
+  connect(apply,SIGNAL(clicked()),this,SLOT(_apply()));
+  parameters->addWidget(apply);
   wparam->setLayout(parameters);
   wparam->show();
 …
+void Window::_apply(){
+  cout << "apply\n";
+}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Graphics/src/Graphics_setParse.cpp

r20	r30
11	11	if(p)
12	12	parse=p;
13		else
14		cout<<"eee";
	13
15	14	}

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Makefile

-                      r20
+                      r30
 #############################################################################
 # Makefile for building: bin/Viewer
 # Generated by qmake (2.01a) (Qt 4.2.2) on: Wed May 2 14:27:25 2007
+# Generated by qmake (2.01a) (Qt 4.2.2) on: Sun May 20 18:09:08 2007
 # Project:  Viewer.pro
 # Template: app app
 …
                 Bdd/src/ListePorts_searchPort.cpp \
                 Parser/src/Parse_alloc.cpp \
+                Parser/src/Parse_closeBaseV.cpp \
+                Parser/src/Parse_accessors.cpp \
                 Parser/src/Parse_parser_pos.cpp \
                 Parser/src/Parse_getBaseV.cpp \
 …
                 Parser/src/Parse_open_file.cpp \
                 Graphics/src/Graphics_main.cpp \
+                Graphics/src/Graphics_window_actions.cpp \
+                Graphics/src/Graphics_file_actions.cpp \
+                Graphics/src/Graphics_tools_actions.cpp \
+                Graphics/src/Graphics_about_actions.cpp \
                 Graphics/src/Graphics_main_window.cpp \
                 Graphics/src/Graphics_informations_window.cpp \
 …
                 Graphics/src/Graphics_parameters_window.cpp \
                 Graphics/src/Graphics_setParse.cpp \
+                Graphics/src/Graphics_drawAll.cpp moc_window.cpp
+                Graphics/src/Graphics_drawAll.cpp \
+                Graphics/src/Graphics_mouseEvent.cpp moc_window.cpp
 OBJECTS       = obj/Architecture_accessors.o \
                 obj/BaseP_accessors.o \
 …
                 obj/ListePorts_searchPort.o \
                 obj/Parse_alloc.o \
+                obj/Parse_closeBaseV.o \
+                obj/Parse_accessors.o \
                 obj/Parse_parser_pos.o \
                 obj/Parse_getBaseV.o \
 …
                 obj/Parse_open_file.o \
                 obj/Graphics_main.o \
+                obj/Graphics_window_actions.o \
+                obj/Graphics_file_actions.o \
+                obj/Graphics_tools_actions.o \
+                obj/Graphics_about_actions.o \
                 obj/Graphics_main_window.o \
                 obj/Graphics_informations_window.o \
 …
                 obj/Graphics_setParse.o \
                 obj/Graphics_drawAll.o \
+                obj/Graphics_mouseEvent.o \
                 obj/moc_window.o
 DIST          = /dsk/l1/misc/kane/qt-x11-opensource-4.2.2/mkspecs/common/unix.conf \
 …
 dist:
         @$(CHK_DIR_EXISTS) obj/Viewer1.0.0 || $(MKDIR) obj/Viewer1.0.0
         $(COPY_FILE) --parents $(SOURCES) $(DIST) obj/Viewer1.0.0/ && $(COPY_FILE) --parents Bdd/include/Architecture.h Bdd/include/BaseP.h Bdd/include/BaseV.h Bdd/include/Component.h Bdd/include/Coord.h Bdd/include/Entity.h Bdd/include/ListePorts.h Bdd/include/Port.h Bdd/include/PortMap.h Bdd/include/Signal.h Graphics/include/window.h Parser/include/parser.h obj/Viewer1.0.0/ && $(COPY_FILE) --parents Bdd/src/Architecture_accessors.cpp Bdd/src/BaseP_accessors.cpp Bdd/src/Architecture_addComponent.cpp Bdd/src/Architecture_alloc.cpp Bdd/src/Architecture_searchComponent.cpp Bdd/src/Architecture_unalloc.cpp Bdd/src/BaseP_alloc.cpp Bdd/src/BaseP_unalloc.cpp Bdd/src/BaseV_accessors.cpp Bdd/src/BaseV_addBaseP.cpp Bdd/src/BaseV_addParam.cpp Bdd/src/BaseV_afficheBaseConsole.cpp Bdd/src/BaseV_alloc.cpp Bdd/src/BaseV_searchComponent.cpp Bdd/src/BaseV_unalloc.cpp Bdd/src/Component_accessors.cpp Bdd/src/Component_addPortMap.cpp Bdd/src/Component_alloc.cpp Bdd/src/Component_getPosition.cpp Bdd/src/Component_unalloc.cpp Bdd/src/Coord_alloc.cpp Bdd/src/Coord_unalloc.cpp Bdd/src/Signal_unalloc.cpp Bdd/src/ListePorts_getPortSouth.cpp Bdd/src/Port_accessors.cpp Bdd/src/Signal_alloc.cpp Bdd/src/Port_alloc.cpp Bdd/src/Signal_accessors.cpp Bdd/src/Coord_accessors.cpp Bdd/src/Port_unalloc.cpp Bdd/src/ListePorts_getPortEast.cpp Bdd/src/BaseV_getSignal.cpp Bdd/src/PortMap_alloc.cpp Bdd/src/Entity_alloc.cpp Bdd/src/PortMap_unalloc.cpp Bdd/src/ListePorts_alloc.cpp Bdd/src/PortMap_accessors.cpp Bdd/src/ListePorts_unalloc.cpp Bdd/src/ListePorts_countPort.cpp Bdd/src/ListePorts_getPortWest.cpp Bdd/src/Entity_unalloc.cpp Bdd/src/ListePorts_getPortNorth.cpp Bdd/src/Entity_accessors.cpp Bdd/src/ListePorts_addPort.cpp Bdd/src/ListePorts_accessors.cpp Bdd/src/ListePorts_searchPort.cpp Parser/src/Parse_alloc.cpp Parser/src/Parse_parser_pos.cpp Parser/src/Parse_getBaseV.cpp Parser/src/Parse_unalloc.cpp Parser/src/Parse_open_file.cpp Graphics/src/Graphics_main.cpp Graphics/src/Graphics_window_actions.cpp Graphics/src/Graphics_main_window.cpp Graphics/src/Graphics_informations_window.cpp Graphics/src/Graphics_drawPort.cpp Graphics/src/Graphics_parameters_window.cpp Graphics/src/Graphics_setParse.cpp Graphics/src/Graphics_drawAll.cpp obj/Viewer1.0.0/ && (cd `dirname obj/Viewer1.0.0` && $(TAR) Viewer1.0.0.tar Viewer1.0.0 && $(COMPRESS) Viewer1.0.0.tar) && $(MOVE) `dirname obj/Viewer1.0.0`/Viewer1.0.0.tar.gz . && $(DEL_FILE) -r obj/Viewer1.0.0
+        $(COPY_FILE) --parents $(SOURCES) $(DIST) obj/Viewer1.0.0/ && $(COPY_FILE) --parents Bdd/include/Architecture.h Bdd/include/BaseP.h Bdd/include/BaseV.h Bdd/include/Component.h Bdd/include/Coord.h Bdd/include/Entity.h Bdd/include/ListePorts.h Bdd/include/Port.h Bdd/include/PortMap.h Bdd/include/Signal.h Graphics/include/window.h Parser/include/parser.h obj/Viewer1.0.0/ && $(COPY_FILE) --parents Bdd/src/Architecture_accessors.cpp Bdd/src/BaseP_accessors.cpp Bdd/src/Architecture_addComponent.cpp Bdd/src/Architecture_alloc.cpp Bdd/src/Architecture_searchComponent.cpp Bdd/src/Architecture_unalloc.cpp Bdd/src/BaseP_alloc.cpp Bdd/src/BaseP_unalloc.cpp Bdd/src/BaseV_accessors.cpp Bdd/src/BaseV_addBaseP.cpp Bdd/src/BaseV_addParam.cpp Bdd/src/BaseV_afficheBaseConsole.cpp Bdd/src/BaseV_alloc.cpp Bdd/src/BaseV_searchComponent.cpp Bdd/src/BaseV_unalloc.cpp Bdd/src/Component_accessors.cpp Bdd/src/Component_addPortMap.cpp Bdd/src/Component_alloc.cpp Bdd/src/Component_getPosition.cpp Bdd/src/Component_unalloc.cpp Bdd/src/Coord_alloc.cpp Bdd/src/Coord_unalloc.cpp Bdd/src/Signal_unalloc.cpp Bdd/src/ListePorts_getPortSouth.cpp Bdd/src/Port_accessors.cpp Bdd/src/Signal_alloc.cpp Bdd/src/Port_alloc.cpp Bdd/src/Signal_accessors.cpp Bdd/src/Coord_accessors.cpp Bdd/src/Port_unalloc.cpp Bdd/src/ListePorts_getPortEast.cpp Bdd/src/BaseV_getSignal.cpp Bdd/src/PortMap_alloc.cpp Bdd/src/Entity_alloc.cpp Bdd/src/PortMap_unalloc.cpp Bdd/src/ListePorts_alloc.cpp Bdd/src/PortMap_accessors.cpp Bdd/src/ListePorts_unalloc.cpp Bdd/src/ListePorts_countPort.cpp Bdd/src/ListePorts_getPortWest.cpp Bdd/src/Entity_unalloc.cpp Bdd/src/ListePorts_getPortNorth.cpp Bdd/src/Entity_accessors.cpp Bdd/src/ListePorts_addPort.cpp Bdd/src/ListePorts_accessors.cpp Bdd/src/ListePorts_searchPort.cpp Parser/src/Parse_alloc.cpp Parser/src/Parse_closeBaseV.cpp Parser/src/Parse_accessors.cpp Parser/src/Parse_parser_pos.cpp Parser/src/Parse_getBaseV.cpp Parser/src/Parse_unalloc.cpp Parser/src/Parse_open_file.cpp Graphics/src/Graphics_main.cpp Graphics/src/Graphics_file_actions.cpp Graphics/src/Graphics_tools_actions.cpp Graphics/src/Graphics_about_actions.cpp Graphics/src/Graphics_main_window.cpp Graphics/src/Graphics_informations_window.cpp Graphics/src/Graphics_drawPort.cpp Graphics/src/Graphics_parameters_window.cpp Graphics/src/Graphics_setParse.cpp Graphics/src/Graphics_drawAll.cpp Graphics/src/Graphics_mouseEvent.cpp obj/Viewer1.0.0/ && (cd `dirname obj/Viewer1.0.0` && $(TAR) Viewer1.0.0.tar Viewer1.0.0 && $(COMPRESS) Viewer1.0.0.tar) && $(MOVE) `dirname obj/Viewer1.0.0`/Viewer1.0.0.tar.gz . && $(DEL_FILE) -r obj/Viewer1.0.0
 …
         $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Parse_alloc.o Parser/src/Parse_alloc.cpp
+obj/Parse_closeBaseV.o: Parser/src/Parse_closeBaseV.cpp
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Parse_closeBaseV.o Parser/src/Parse_closeBaseV.cpp
+obj/Parse_accessors.o: Parser/src/Parse_accessors.cpp
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Parse_accessors.o Parser/src/Parse_accessors.cpp
 obj/Parse_parser_pos.o: Parser/src/Parse_parser_pos.cpp
         $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Parse_parser_pos.o Parser/src/Parse_parser_pos.cpp
 …
         $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_main.o Graphics/src/Graphics_main.cpp
+obj/Graphics_window_actions.o: Graphics/src/Graphics_window_actions.cpp Graphics/include/window.h
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_window_actions.o Graphics/src/Graphics_window_actions.cpp
+obj/Graphics_file_actions.o: Graphics/src/Graphics_file_actions.cpp Graphics/include/window.h
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_file_actions.o Graphics/src/Graphics_file_actions.cpp
+obj/Graphics_tools_actions.o: Graphics/src/Graphics_tools_actions.cpp Graphics/include/window.h
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_tools_actions.o Graphics/src/Graphics_tools_actions.cpp
+obj/Graphics_about_actions.o: Graphics/src/Graphics_about_actions.cpp Graphics/include/window.h
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_about_actions.o Graphics/src/Graphics_about_actions.cpp
 obj/Graphics_main_window.o: Graphics/src/Graphics_main_window.cpp Graphics/include/window.h
 …
         $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_drawAll.o Graphics/src/Graphics_drawAll.cpp
+obj/Graphics_mouseEvent.o: Graphics/src/Graphics_mouseEvent.cpp Graphics/include/window.h
+        $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/Graphics_mouseEvent.o Graphics/src/Graphics_mouseEvent.cpp
 obj/moc_window.o: moc_window.cpp
         $(CXX) -c $(CXXFLAGS) $(INCPATH) -o obj/moc_window.o moc_window.cpp

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Parser/include/parser.h

-                      r20
+                      r30
 #include "Tools/Viewer/Bdd/include/PortMap.h"
+#define LEVEL_MAX 8
 using namespace std;
 …
   string s;
   string absolutePath;
+  string toplevel;
-protected:
   morpheo::tools::viewer::bdd::BaseV *base;
   morpheo::tools::viewer::bdd::BaseP *pos;
+  morpheo::tools::viewer::bdd::Entity *ent;
+  morpheo::tools::viewer::bdd::Architecture *arch;
+  morpheo::tools::viewer::bdd::Component *ctemp;
+  //  morpheo::tools::viewer::bdd::Param *param;
+  morpheo::tools::viewer::bdd::Entity *ent[LEVEL_MAX];
+  morpheo::tools::viewer::bdd::Architecture *arch[LEVEL_MAX];
+  morpheo::tools::viewer::bdd::Component *ctemp[LEVEL_MAX];
+protected:
 public:
 …
   Parse(void);
   ~Parse(void);
   void parser_pos(QDomNode n);
+  //void ParseParam(void);
   int open_file(string name);
+  void parser_pos(QDomNode n,int level);
+  int open_file(string name,int level);
   //void saveFile(string name);
   morpheo::tools::viewer::bdd::BaseV *getBaseV();
+  string getTopLevelName();
+  string getAbsolutePath();
+  /*Close and erase baseV*/
+  void closeBaseV();
  //void refresh();

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Parser/src/Parse_open_file.cpp

-                      r20
+                      r30
 namespace parser{
+   int Parse::open_file(string name){
+   int Parse::open_file(string name,int level){
     QFile file(QString::fromStdString(name));
+    QString testname,testname2;
     QString tmppath=QString::fromStdString(name);
     QString path=tmppath.left(tmppath.lastIndexOf('/',-1,Qt::CaseSensitive)+1);
     absolutePath=path.toStdString();
+    testname=tmppath.right(tmppath.lastIndexOf('.',-1,Qt::CaseSensitive)-1);
+    testname2=testname.left(testname.lastIndexOf('.',-1,Qt::CaseSensitive));
+    if(tmppath.contains('-') && level==0) //file not top level (first open file)
+      {
+        testname2=testname2.left(testname2.lastIndexOf('-',-1,Qt::CaseSensitive));
+      }
      if( !file.open( QIODevice::ReadOnly ) )
+       {
 …
          #endif
          //BaseP
+         if(!base)
+           base=new morpheo::tools::viewer::bdd::BaseV();
+         if(!base){
+           base=new morpheo::tools::viewer::bdd::BaseV();
+           toplevel=testname2.toStdString();
+         }
          pos=new morpheo::tools::viewer::bdd::BaseP();
          //base->addBaseP(pos);
          parser_pos(root.firstChild());
+         parser_pos(root.firstChild(),level);
+       }
+     //     delete pos;
+     //delete ctemp;
      return 0;
+   }

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Parser/src/Parse_parser_pos.cpp

-                      r20
+                      r30
 namespace parser{
+  void Parse::parser_pos(QDomNode n){
+  void Parse::parser_pos(QDomNode n,int level){
+    string fichier;
        while( !n.isNull() )
+      {
 …
                 //BaseP
                 pos->setComment(e.text().toStdString());
+                pos->setLevel(level);
+              }
             if (e.tagName() == "entity" )
+              {
                 #ifdef DBUG_PARSE
+                #ifdef DBUG_PARSE
                 cout << "entity" <<endl;
                 cout << e.attribute("name","").toStdString() <<endl;
                 #endif
+                ent=new morpheo::tools::viewer::bdd::Entity\
+                ent[level]=new morpheo::tools::viewer::bdd::Entity\
                   (e.attribute("name","").toStdString(),\
+                   e.attribute("type","").toStdString(),\
                    e.attribute("schema","").toInt(0,10));
+                s=e.attribute("type","").toStdString();
+                pos->setEntity(ent);
+                parser_pos(n.firstChild());
+                s=e.attribute("name","").toStdString();
+                pos->setEntity(ent[level]);
+                parser_pos(n.firstChild(),level);
                 if((n.nextSiblingElement()).tagName() !="architecture")
 …
                        e.attribute("localisation","").toStdString());
                 p->setComment(e.text().toStdString());
                 ent->addport(p);
+                ent[level]->addport(p);
+              }
             if (e.tagName() == "architecture" )
 …
                 cout << "architecture" <<endl;
                 #endif
                 arch=new morpheo::tools::viewer::bdd::Architecture();
                 pos->setArchitecture(arch);
+                arch[level]=new morpheo::tools::viewer::bdd::Architecture();
+                pos->setArchitecture(arch[level]);
                 base->addBaseP(pos,s);
                 parser_pos(n.firstChild());
+                parser_pos(n.firstChild(),level);
+              }
             if (e.tagName() == "component" )
 …
                             e.attribute("size_x","").toInt(0,10),\
                             e.attribute("size_y","").toInt(0,10));
                 arch->addComponent(comp, e.attribute("type","").toStdString());
                 ctemp=comp;
+                ctemp[level]=comp;
+                arch[level]->addComponent(ctemp[level], e.attribute("name","").toStdString());
+                string fichier=absolutePath;
+                fichier.append(e.attribute("type","").toStdString());
+                fichier=absolutePath;
+                fichier.append(ent[level]->getName());
+                fichier.append("-");
+                fichier.append((e.attribute("type","").toLower()).toStdString());
                 fichier.append(".pos");
+                #ifdef DBUG_PARSE
+                cout << fichier <<endl;
+                #endif
+                open_file(fichier);
+                parser_pos(n.firstChild());
+          #ifdef DBUG_PARSE
+                cout << fichier <<endl;
+          #endif
+                if(open_file(fichier,level+1)==-1)
+                  exit(1);
+                parser_pos(n.firstChild(),level);
                 //ajout ptr Port du sous composant
                 BaseP pt=base->get_BasePos(e.attribute("type","").toStdString());
+                BaseP pt=base->get_BasePos((e.attribute("type","").toLower()).toStdString());
                 QList<Port> *sspor= (pt.getEntity())->getPort();
                 for(QList<Port>::iterator it=sspor->begin();it!=sspor->end();++it)
                   ctemp->addport(new Port(*it));
+                  ctemp[level]->addport(new Port(*it));
+              }
 …
                           e.attribute("port","").toStdString());
                 ctemp->addPortMap(p);
+                ctemp[level]->addPortMap(p);
+              }

/trunk/IPs/systemC/processor/Morpheo/Tools/Viewer/Viewer.pro

-                      r20
+                      r30
                         Bdd/include/Entity.h                                            \
                         Bdd/include/ListePorts.h                                        \
-#                       Bdd/include/ListV.h                                             \
                         Bdd/include/Port.h                                              \
                         Bdd/include/PortMap.h                                           \
                         Bdd/include/Signal.h                                            \
-#                       Graphics/include/point.h                                        \
                         Graphics/include/window.h                                       \
                         Parser/include/parser.h
 …
                         Bdd/src/ListePorts_accessors.cpp                                \
                         Bdd/src/ListePorts_searchPort.cpp                               \
+                        Parser/src/Parse_alloc.cpp                                      \
+                        Parser/src/Parse_alloc.cpp                                      \
+                        Parser/src/Parse_closeBaseV.cpp                                 \
+                        Parser/src/Parse_accessors.cpp                                  \
                         Parser/src/Parse_parser_pos.cpp                                 \
                         Parser/src/Parse_getBaseV.cpp                                   \
 …
                         Parser/src/Parse_open_file.cpp                                  \
                         Graphics/src/Graphics_main.cpp                                  \
+                        Graphics/src/Graphics_window_actions.cpp                        \
+                        Graphics/src/Graphics_file_actions.cpp                          \
+                        Graphics/src/Graphics_tools_actions.cpp                         \
+                        Graphics/src/Graphics_about_actions.cpp                         \
                         Graphics/src/Graphics_main_window.cpp                           \
                         Graphics/src/Graphics_informations_window.cpp                   \
 …
                         Graphics/src/Graphics_parameters_window.cpp                     \
                         Graphics/src/Graphics_setParse.cpp                              \
+                        Graphics/src/Graphics_drawAll.cpp
+                        Graphics/src/Graphics_drawAll.cpp                               \
+                        Graphics/src/Graphics_mouseEvent.cpp

/trunk/Makefile.tools

-                      r20
+                      r30
+#----------------------------------------------------------
 #-----[ Unix Commands ]------------------------------------
+#----------------------------------------------------------
 ECHO                                    = echo
 EXPORT                                  = export
 …
 VIEWPDF_FS                              = acroread
+#----------------------------------------------------------
 #-----[ tools ]--------------------------------------------
+SOCLIB                                  =  /users/outil/soc/soclib/
+SYSTEMC_systemc                         = /users/outil/systemc/systemc-2.1.v1/
+SYSTEMC_systemcass                      = /users/outil/systemc/systemcass/systemcass/latest/i686-Linux.SLA4x/
+SYSTEMC_systemcass_deps                 = $(SYSTEMC_systemcass)
+XILINX                                  = /dsk/l1/misc/Xilinx91i/
+MODELTECH                               = /users/outil/m1archi/modeltech/
+OR1K                                    = ../../Tools/or32-elf/
+NEWLIB                                  = ../../Tools/newlib-1.14.0
+#----------------------------------------------------------
+include $(MORPHEO_TOPLEVEL)/Makefile.tools_path
 #-----[ soclib ]-------------------------------------------
 …
 #-----[ Modeltech ]----------------------------------------
 MODELTECH_ENV                           = export LM_LICENSE_FILE=/users/soft/mentor/licence/etc/license.anacad
+MODELTECH_ENV                           = export LM_LICENSE_FILE=$(MODELTECH_LICENCE)/license.anacad
 MODELTECH_BIN                           = $(MODELTECH)/bin
 MODELTECH_VLIB                          = $(MODELTECH_ENV); $(MODELTECH_BIN)/vlib

Context Navigation

Changes in / [20:30]

Legend:

Download in other formats: