Changes between Version 120 and Version 121 of WikiStart


Ignore:
Timestamp:
Aug 22, 2019, 3:39:08 PM (5 years ago)
Author:
franck
Comment:

--

Legend:

Unmodified
Added
Removed
Modified

  • WikiStart

    v120 v121  
    1414 ||**G4**|| vendredi  || 14h00-17h45 || à définir || à définir || à définir ||
    1515
    16  ||   sem    ||||  **Cours**   ||||  **TD/TP**  ||  **Interro**     ||
    17  || 37|| **[htdocs:cours/almo_2018_0.pdf C0]**[[BR]]24-25 201|| Vue d'ensemble du module       ||||||   ||
    18  || 38|| **[htdocs:cours/almo_2018_1.pdf C1]**[[BR]]24-25 201||Assembleur MIPS                                  || **TD1[[BR]] TP1**|| Programmation Assembleur [[BR]] Présentation XSPIM                 ||                         ||
    19  || 39|| **[htdocs:cours/almo_2018_2.pdf C2]**[[BR]]Amphi Herpin||Utilisation de la pile & appels de fonctions     || **TD2[[BR]] TP2**|| Appels de fonctions [[BR]] Programmation fonctions / XSP:IM        ||                         ||
    20  || 40|| **[htdocs:cours/almo_2018_3.pdf C3]**[[BR]]Amphi Herpin|| Chaine de compilation / intro GIET        || **TD3[[BR]] TP3**|| Programme complet [[BR]]Génération de code GCC / XSPIM             ||                         ||
    21  || 41|| **[htdocs:cours/almo_2018_4.pdf C4]**[[BR]]Amphi 43|| Bus système et périphériques / GIET              || **TD4[[BR]] TP4**|| Architecture mono-processeur [[BR]] Génération de code pour SoCLib || Assemb                  ||
    22  || 42|| **[htdocs:cours/almo_2018_5.pdf C5]**[[BR]]24-25 201|| Hiérarchie mémoire et techniques de cache        || **TD5[[BR]] TP5**|| Principe des mémoires cache [[BR]] Effets de cache                 ||                         ||
    23  || 43|| **[htdocs:cours/almo_2018_6.pdf C6]**[[BR]]Amphi 43|| Caches (suite) Interrupts, exceptions, trappes   || **TD6[[BR]] TP6**|| Performances caches [[BR]] Perfs caches                            ||  ||
    24  || 44||||||||||  **Vacances**  ||
    25  || 45|| **[htdocs:cours/almo_2018_7.pdf C7]**[[BR]]Amphi A2||Accès aux périphériques : ICU, TTY, TIMER        || **TD7[[BR]] TP7**|| Analyse GIET [[BR]] Communications par interruptions               || Cache                   ||
    26  || 46||||||||||  **Partiel corrigé**  ||
    27  || 47|| **[htdocs:cours/almo_2018_8.pdf C8]**[[BR]]Amphi 56B|| Périphériques DMA : contrôleurs disque et réseau || **TD8[[BR]] TP8**|| Périphériques DMA [[BR]] contrôleurs IOC, DMA et FB                ||                         ||
    28  || 48|| **[htdocs:cours/almo_2018_9.pdf C9]**[[BR]]Amphi 56B|| Multiplexage temporel & Commutation de tâches    || **TD9[[BR]] TP9**|| Commutation de tâches [[BR]] Commutation de tâches                 || Giet                    ||
    29  || 49|| **[htdocs:cours/almo_2018_10.pdf C10]**[[BR]]Amphi 56B||     Programmation parallèle multi-tâches et synchro     || **TD10[[BR]] TP10**|| Partage du bus système [[BR]] Architecture multi-processeur      ||                         ||
    30  || 50|| **[htdocs:cours/almo_2018_11.pdf C11]**[[BR]]Amphi 56B|| Principe Mémoire Virtuelle et MMU/TLB  || **TD11[[BR]] TP11**|| mémoire virtuelle [[BR]] Rattrapage                              || Switch                  ||
    31  || 51||||||||||  **Révisions guidées**  ||
    32  || 52||||||||||  **Vacances**               ||
    33  || 1||||||||||  **Vacances**                ||
    34  || 2||||||||||   **1ère Session**          ||
    35 
    36 {{{#!comment
    37 == Organisation 2018 ==
    38 
    39 [https://www-licence.ufr-info-p6.jussieu.fr/lmd/licence/2018/ue/3I004-2018oct/index.php?maquette=1 Site annuel du module ALMO sur le site de la licence]
    40 
    41  ||||||||||||   **Cours**                                                                                                                   ||
    42  |||| lundi || 8h45-10h30            ||||            Salles notées ci-dessous                     || Franck Wajsbürt              ||
    43  ||||||||||||||
    44  ||||||||||||   **TD - TP**                                                                                    ||
    45  ||**G1**|| lundi         || 10h45-15h45 || TD 24-25 — 104 || TP 24-25 — 302  || Franck Wajsbürt          ||
    46  ||**G2**|| lundi         || 16h00-19h45 || TD 24-25 — 108 || TP 14-15 — 308 || Alain Greiner                ||
    47  ||**G3**|| mercredi  || 14h00-17h45 || TD 24-25 — 108 || TP 24-25 — 302 || Quentin Meunier         ||
    48  ||**G4**|| vendredi  || 14h00-17h45 || TD 14-24 — 108 || TP 24-25 — 302 ||  Emmanuelle Encrenaz et Pirouz Bazargan ||
    49 
    50  ||   sem    ||||  **Cours**   ||||  **TD/TP**  ||  **Interro**     ||
    51  || 37|| **[htdocs:cours/almo_2018_0.pdf C0]**[[BR]]24-25 201|| Vue d'ensemble du module       ||||||   ||
    52  || 38|| **[htdocs:cours/almo_2018_1.pdf C1]**[[BR]]24-25 201||Assembleur MIPS                                  || **TD1[[BR]] TP1**|| Programmation Assembleur [[BR]] Présentation XSPIM                 ||                         ||
    53  || 39|| **[htdocs:cours/almo_2018_2.pdf C2]**[[BR]]Amphi Herpin||Utilisation de la pile & appels de fonctions     || **TD2[[BR]] TP2**|| Appels de fonctions [[BR]] Programmation fonctions / XSP:IM        ||                         ||
    54  || 40|| **[htdocs:cours/almo_2018_3.pdf C3]**[[BR]]Amphi Herpin|| Chaine de compilation / intro GIET        || **TD3[[BR]] TP3**|| Programme complet [[BR]]Génération de code GCC / XSPIM             ||                         ||
    55  || 41|| **[htdocs:cours/almo_2018_4.pdf C4]**[[BR]]Amphi 43|| Bus système et périphériques / GIET              || **TD4[[BR]] TP4**|| Architecture mono-processeur [[BR]] Génération de code pour SoCLib || Assemb                  ||
    56  || 42|| **[htdocs:cours/almo_2018_5.pdf C5]**[[BR]]24-25 201|| Hiérarchie mémoire et techniques de cache        || **TD5[[BR]] TP5**|| Principe des mémoires cache [[BR]] Effets de cache                 ||                         ||
    57  || 43|| **[htdocs:cours/almo_2018_6.pdf C6]**[[BR]]Amphi 43|| Caches (suite) Interrupts, exceptions, trappes   || **TD6[[BR]] TP6**|| Performances caches [[BR]] Perfs caches                            ||  ||
    58  || 44||||||||||  Vacances  ||
    59  || 45||||||||||  **Partiel corrigé**  Amphi A2  ||
    60  || 46|| **[htdocs:cours/almo_2018_7.pdf C7]**[[BR]]Amphi A2||Accès aux périphériques : ICU, TTY, TIMER        || **TD7[[BR]] TP7**|| Analyse GIET [[BR]] Communications par interruptions               || Cache                   ||
    61  || 47|| **[htdocs:cours/almo_2018_8.pdf C8]**[[BR]]Amphi 56B|| Périphériques DMA : contrôleurs disque et réseau || **TD8[[BR]] TP8**|| Périphériques DMA [[BR]] contrôleurs IOC, DMA et FB                ||                         ||
    62  || 48|| **[htdocs:cours/almo_2018_9.pdf C9]**[[BR]]Amphi 56B|| Multiplexage temporel & Commutation de tâches    || **TD9[[BR]] TP9**|| Commutation de tâches [[BR]] Commutation de tâches                 || Giet                    ||
    63  || 49|| **[htdocs:cours/almo_2018_10.pdf C10]**[[BR]]Amphi 56B||     Programmation parallèle multi-tâches et synchro     || **TD10[[BR]] TP10**|| Partage du bus système [[BR]] Architecture multi-processeur      ||                         ||
    64  || 50|| **[htdocs:cours/almo_2018_11.pdf C11]**[[BR]]Amphi 56B|| Principe Mémoire Virtuelle et MMU/TLB  || **TD11[[BR]] TP11**|| mémoire virtuelle [[BR]] Rattrapage                              || Switch                  ||
    65  || 51||||||||||  **Révisions guidées**  ||
    66  || 52||||||||||  Vacances                ||
    67  || 1||||||||||  Vacances                ||
    68  || 2||||||||||   **1ère Session**          ||
    69 }}}
     16 || sem ||  **Cours**   ||  **TD/TP**  ||  **Interro**     ||
     17 || 37|| [htdocs:cours/almo_2018_0.pdf C0** : Vue d'ensemble du module]                                                   ||||||
     18 || 38|| [htdocs:cours/almo_2018_1.pdf C1 : Assembleur MIPS]                                                                    || [[SujetTD1|TD01 : Assembleur MIPS32 / Instructions de base]][[BR]][[SujetTP1|TP01 : Simulateur MARS]] ||||
     19 || 39|| [htdocs:cours/almo_2018_2.pdf C2 : Utilisation de la pile & appels de fonctions]                              || [[SujetTD2|TD02 : Utilisation de la pile / appels de fonctions]][[BR]][[SujetTP2|TP02 : Fonctions imbriquées et récursives]] ||
     20 || 40|| [htdocs:cours/almo_2018_3.pdf C3 : Chaine de compilation / intro GIET]                                          || [[SujetTD3|TD03 : Assembleur : programme de tri]][[BR]][[SujetTP3|TP03 : Génération de code avec GCC : exécution avec MARS]]||                         ||
     21 || 41|| [htdocs:cours/almo_2018_4.pdf C4 : Bus système et périphériques / GIET]                                       || [[SujetTD4|TD04 : Bus système et périphériques]][[BR]][[SujetTP4|TP04 : Exécution de code sur architecture matérielle mono-processeur]] || Assemb                  ||
     22 || 42|| [htdocs:cours/almo_2018_5.pdf C5 : Hiérarchie mémoire et techniques de cache]                            || [[SujetTD5|TD05 : Principe des mémoires caches]][[BR]][[SujetTP5|TP05 : Effets de cache                 ||                         ||
     23 || 43|| [htdocs:cours/almo_2018_6.pdf C6 : Caches (suite) Interrupts, exceptions, trappes]                         || [[SujetTD6|TD06 : Influence des caches sur les performances]][[BR]][[SujetTP6|TP06 : Mémoires cache : mesure de performance]]                            ||  ||
     24 || 44||||||  **Vacances**  ||
     25 || 45|| [htdocs:cours/almo_2018_7.pdf C7 : Accès aux périphériques : ICU, TTY, TIMER]                            || **TD7[[BR]] TP7**|| Analyse GIET [[BR]] Communications par interruptions               || Cache                   ||
     26 || 46||||||  **Partiel corrigé**  ||
     27 || 47|| [htdocs:cours/almo_2018_8.pdf C8 : Périphériques DMA : contrôleurs disque et réseau]                   || **TD8[[BR]] TP8**|| Périphériques DMA [[BR]] contrôleurs IOC, DMA et FB                ||                         ||
     28 || 48|| [htdocs:cours/almo_2018_9.pdf C9 : Multiplexage temporel & Commutation de tâches]                     || **TD9[[BR]] TP9**|| Commutation de tâches [[BR]] Commutation de tâches                 || Giet                    ||
     29 || 49|| [htdocs:cours/almo_2018_10.pdf C10 : Programmation parallèle multi-tâches et synchronisations]   || **TD10[[BR]] TP10**|| Partage du bus système [[BR]] Architecture multi-processeur      ||                         ||
     30 || 50|| [htdocs:cours/almo_2018_11.pdf C11 : Principe Mémoire Virtuelle et MMU/TLB]                                || **TD11[[BR]] TP11**|| mémoire virtuelle [[BR]] Rattrapage                              || Switch                  ||
     31 || 51||||||  **Révisions guidées**  ||
     32 || 52||||||  **Vacances**               ||
     33 || 1||||||  **Vacances**                ||
     34 || 2||||||   **1ère Session**          ||
    7035
    7136== Sujets de TD ==
    7237
    73 * [[SujetTD1|TD01 : Assembleur MIPS32 / Instructions de base]]
    74 * [[SujetTD2|TD02 : Utilisation de la pile / appels de fonctions]]
    75 * [[SujetTD3|TD03 : Assembleur : programme de tri]]
    76 * [[SujetTD4|TD04 : Bus système et périphériques]]
    77 * [[SujetTD5|TD05 : Principe des mémoires caches]]
    78 * [[SujetTD6|TD06 : Influence des caches sur les performances]]
    79 * [[SujetTD7|TD07 : Gestionnaire d'Interruptions, Exceptions et Trappes]]
    80 * [[SujetTD8|TD08 : Périphériques à capacités DMA]]
    81 * [[SujetTD9|TD09 : Fonctionnement multi-tâches]]
    82 * [[SujetTD10|TD10 : Architectures multi-processeurs]]
    83 * [[SujetTD11|TD11 : Mémoire virtuelle paginée]]
     38
     39
     40
     41
     42
     43
     44[[SujetTD7|TD07 : Gestionnaire d'Interruptions, Exceptions et Trappes]][[BR]][[SujetTP7|TP07 : Communications par interruption]]
     45
     46[[SujetTD8|TD08 : Périphériques à capacités DMA]][[BR]][[SujetTP8|TP08 : Périphériques orientés blocs]]
     47
     48[[SujetTD9|TD09 : Fonctionnement multi-tâches]][[BR]][[SujetTP9|TP09 : Fonctionnement multi-tâches]]
     49
     50[[SujetTD10|TD10 : Architectures multi-processeurs]][[BR]][[SujetTP10|TP10 : Architectures multi-processeurs]]
     51
     52[[SujetTD11|TD11 : Mémoire virtuelle paginée]]
    8453
    8554== Sujets de TP ==
    … …  
    8756* [[ConfigTP|Manuel de configuration (à lire impérativement)]]
    8857
    89 * [[SujetTP1|TP01 : Simulateur MARS]]
    90 * [[SujetTP2|TP02 : Fonctions imbriquées et récursives]]
    91 * [[SujetTP3|TP03 : Génération de code avec GCC : exécution avec MARS]]
    92 * [[SujetTP4|TP04 : Exécution de code sur architecture matérielle mono-processeur]]
    93 * [[SujetTP5|TP05 : Mémoires cache : principe de fonctionnement]]
    94 * [[SujetTP6|TP06 : Mémoires cache : mesure de performance]]
    95 * [[SujetTP7|TP07 : Communications par interruption]]
    96 * [[SujetTP8|TP08 : Périphériques orientés blocs]]
    97 * [[SujetTP9|TP09 : Fonctionnement multi-tâches]]
    98 * [[SujetTP10|TP10 : Architectures multi-processeurs]]
    9958
    10059== Documents ==
    … …  
    12382* [htdocs:examens/partiel_almo_2017.pdf Partiel almo 2017] ([htdocs:examens/partiel_almo_2017_correction.pdf corrigé])
    12483* [htdocs:examens/partiel_almo_2018.pdf Partiel almo 2018]
    125