24 | | || 40|| C3|| [htdocs:cours/almo_2018_3.pdf Chaine de compilation / intro GIET] ||TD3[[BR]]TP3|| [[SujetTD3|Assembleur : programme de tri]][[BR]][[SujetTP3|Génération de code avec GCC : exécution avec MARS]] |||| |
25 | | || 41|| C4|| [htdocs:cours/almo_2018_4.pdf Bus système et périphériques / GIET] ||TD4[[BR]]TP4|| [[SujetTD4|Bus système et périphériques]][[BR]][[SujetTP4|Exécution de code sur architecture mono-processeur]] || Assemb || |
26 | | || 42|| C5|| [htdocs:cours/almo_2018_5.pdf Hiérarchie mémoire et techniques de cache] ||TD5[[BR]]TP5|| [[SujetTD5|Principe des mémoires caches]][[BR]][[SujetTP5|Effets de cache]] |||| |
27 | | || 43|| C6|| [htdocs:cours/almo_2018_6.pdf Caches (suite) Interrupts, exceptions, trappes] ||TD6[[BR]]TP6|| [[SujetTD6|Influence des caches sur les performances]][[BR]][[SujetTP6|Mémoires cache : mesure de performance]] |||| |
| 24 | || 40|| C3|| [htdocs:cours/ALMO-2019-3_Compilateur-et-roles-du-GIET.pdf Chaine de compilation et rôles du GIET] ||TD3[[BR]]TP3|| [[SujetTD3|Assembleur : programme de tri]][[BR]][[SujetTP3|Génération de code avec GCC : exécution avec MARS]] |||| |
| 25 | || 41|| C4|| [htdocs:cours/ALMO-2019-4.pdf Bus système et périphériques / GIET] ||TD4[[BR]]TP4|| [[SujetTD4|Bus système et périphériques]][[BR]][[SujetTP4|Exécution de code sur architecture mono-processeur]] || Assemb || |
| 26 | || 42|| C5|| [htdocs:cours/ALMO-2019-5.pdf Hiérarchie mémoire et techniques de cache] ||TD5[[BR]]TP5|| [[SujetTD5|Principe des mémoires caches]][[BR]][[SujetTP5|Effets de cache]] |||| |
| 27 | || 43|| C6|| [htdocs:cours/ALMO-2019-6.pdf Caches (suite) Interrupts, exceptions, trappes] ||TD6[[BR]]TP6|| [[SujetTD6|Influence des caches sur les performances]][[BR]][[SujetTP6|Mémoires cache : mesure de performance]] |||| |
31 | | || 47|| C8|| [htdocs:cours/almo_2018_8.pdf Périphériques DMA : contrôleurs disque et réseau] ||TD8[[BR]]TP8|| [[SujetTD8|Périphériques]][[BR]][[SujetTP8|contrôleurs IOC, DMA et FB]] |||| |
32 | | || 48|| C9|| [htdocs:cours/almo_2018_9.pdf Multiplexage temporel & Commutation de tâches] ||TD9[[BR]]TP9|| [[SujetTD9|Commutation de tâches]][[BR]][[SujetTP9|Commutation de tâches]] || Giet || |
33 | | || 49|| C10|| [htdocs:cours/almo_2018_10.pdf Programmation parallèle multi-tâches] ||TD10[[BR]]TP10||[[SujetTD10|Partage du bus systématiquement]][[BR]][[SujetTP10|Architecture multi-processeur]] |||| |
34 | | || 50|| C11|| [htdocs:cours/almo_2018_11.pdf Principe Mémoire Virtuelle et MMU/TLB] ||TD11[[BR]]TP11|| [[SujetTD11|mémoire virtuelle paginée]][[BR]]Rattrapage || Switch || |
| 31 | || 47|| C8|| [htdocs:cours/ALMO-2019-8.pdf Périphériques DMA : contrôleurs disque et réseau] ||TD8[[BR]]TP8|| [[SujetTD8|Périphériques]][[BR]][[SujetTP8|contrôleurs IOC, DMA et FB]] |||| |
| 32 | || 48|| C9|| [htdocs:cours/ALMO-2019-9.pdf Multiplexage temporel & Commutation de tâches] ||TD9[[BR]]TP9|| [[SujetTD9|Commutation de tâches]][[BR]][[SujetTP9|Commutation de tâches]] || Giet || |
| 33 | || 49|| C10|| [htdocs:cours/ALMO-2019-10.pdf Programmation parallèle multi-tâches] ||TD10[[BR]]TP10||[[SujetTD10|Partage du bus systématiquement]][[BR]][[SujetTP10|Architecture multi-processeur]] |||| |
| 34 | || 50|| C11|| [htdocs:cours/ALMO-2019-11.pdf Principe Mémoire Virtuelle et MMU/TLB] ||TD11[[BR]]TP11|| [[SujetTD11|mémoire virtuelle paginée]][[BR]]Rattrapage || Switch || |