| 17 | | || || Cours 8H45 (56A) || TD/TP || Interro || |
| 18 | | || 36 || C1: Introduction & Architecture externe MIPS32 || || || |
| 19 | | || 37 || C2: Utilisation de la pile & appels de fonctions || TD1: Programmation Assembleur [[BR]] TP1: Présentation XSPIM || || |
| 20 | | || 38 || C3: Interruptions / Exceptions /Trappes + GCC || TD2: Appels de fonctions [[BR]] TP2: Programmation fonctions / XSPIM || || |
| 21 | | || 39 || C4: Bus système et périphériques / GIET || TD3: Programme complet [[BR]]TP3: Génération de code GCC / XSPIM || || |
| 22 | | || 40 || C5: Hiérarchie mémoire et techniques de cache || TD4: Architecture mono-processeur [[BR]] TP4: Génération de code pour SoCLib || Assemb || |
| 23 | | || 41 || C6: Caches (suite et fin) Interrupts, exceptions, trappes || TD5: Principe des mémoires cache [[BR]] TP5: Effets de cache || || |
| 24 | | || 42 || C7: Accès aux périphériques : ICU, TTY, TIMER || TD6: Performances caches [[BR]] TP6: Perfs caches || Caches || |
| 25 | | || 43 || C8: Périphériques DMA : contrôleurs disque et réseau || TD7: Analyse GIET [[BR]] TP7: Communications par interruptions || || |
| 26 | | || 44 || || TD8 & TP8 (groupe du vendredi) || || |
| 27 | | || 45 || C9: Multiplexage temporel & Commutation de tâches || TD8: Périphériques DMA [[BR]] TP8: contrôleurs IOC, DMA et FB || || |
| 28 | | || 46 || C10: Principe Mémoire Virtuelle et MMU/TLB || TD9: Commutation de tâches [[BR]] TP9: Commutation de tâches || Giet || |
| 29 | | || 47 || C11: Programmation parallèle multi-tâches et synchro. || TD10: Partage du bus système [[BR]] TP10: Architecture multi-processeur || || |
| 30 | | || 48 || || TD11: mémoire virtuelle [[BR]] TP11: Rattrapage || Switch || |
| 31 | | || 49 |||||| Révisions || |
| 32 | | || 50 |||||| Examen Session1 || |
| | 17 | || || Cours 8H45 (56A) || TD/TP || Interro || |
| | 18 | || 36 || C1: Introduction & Architecture externe MIPS32 || || || |
| | 19 | || 37 || C2: Utilisation de la pile & appels de fonctions || TD1: Programmation Assembleur [[BR]] TP1: Présentation XSPIM || || |
| | 20 | || 38 || C3: Interruptions / Exceptions /Trappes + GCC || TD2: Appels de fonctions [[BR]] TP2: Programmation fonctions / XSPIM || || |
| | 21 | || 39 || C4: Bus système et périphériques / GIET || TD3: Programme complet [[BR]]TP3: Génération de code GCC / XSPIM || || |
| | 22 | || 40 || C5: Hiérarchie mémoire et techniques de cache || TD4: Architecture mono-processeur [[BR]] TP4: Génération de code pour SoCLib || Assemb || |
| | 23 | || 41 || C6: Caches (suite) Interrupts, exceptions, trappes || TD5: Principe des mémoires cache [[BR]] TP5: Effets de cache || || |
| | 24 | || 42 || C7: Accès aux périphériques : ICU, TTY, TIMER || TD6: Performances caches [[BR]] TP6: Perfs caches || Caches || |
| | 25 | || 43 || C8: Périphériques DMA : contrôleurs disque et réseau || TD7: Analyse GIET [[BR]] TP7: Communications par interruptions || || |
| | 26 | || 44 || || TD8 & TP8 (groupe du vendredi) || || |
| | 27 | || 45 || C9: Multiplexage temporel & Commutation de tâches || TD8: Périphériques DMA [[BR]] TP8: contrôleurs IOC, DMA et FB || || |
| | 28 | || 46 || C10: Principe Mémoire Virtuelle et MMU/TLB || TD9: Commutation de tâches [[BR]] TP9: Commutation de tâches || Giet || |
| | 29 | || 47 || C11: Programmation parallèle multi-tâches et synchro || TD10: Partage du bus système [[BR]] TP10: Architecture multi-processeur || || |
| | 30 | || 48 || || TD11: mémoire virtuelle [[BR]] TP11: Rattrapage || Switch || |
| | 31 | || 49 |||||| Révisions || |
| | 32 | || 50 |||||| Examen Session1 || |
