16 | | || || **Cours** || **TD/TP** || **Interro** || |
17 | | || **37** || C0: Vue d'ensemble du module || || || |
18 | | || **38** || C1: Asembleur MIPS || TD1: Programmation Assembleur [[BR]] TP1: Présentation XSPIM || || |
19 | | || **39** || C2: Utilisation de la pile & appels de fonctions || TD2: Appels de fonctions [[BR]] TP2: Programmation fonctions / XSP:IM || || |
20 | | || **40** || C3: Interruptions / Exceptions /Trappes + GCC || TD3: Programme complet [[BR]]TP3: Génération de code GCC / XSPIM || || |
21 | | || **41** || C4: Bus système et périphériques / GIET || TD4: Architecture mono-processeur [[BR]] TP4: Génération de code pour SoCLib || Assemb || |
22 | | || **42** || C5: Hiérarchie mémoire et techniques de cache || TD5: Principe des mémoires cache [[BR]] TP5: Effets de cache || || |
23 | | || **43** || C6: Caches (suite) Interrupts, exceptions, trappes || TD6: Performances caches [[BR]] TP6: Perfs caches || Cache [[BR]] (corrigée) || |
24 | | || **44** |||||| Vacances || |
25 | | || **45** |||||| Partiel corrigé || |
26 | | || **46** || C7: Accès aux périphériques : ICU, TTY, TIMER || TD7: Analyse GIET [[BR]] TP7: Communications par interruptions || Cache || |
27 | | || **47** || C8: Périphériques DMA : contrôleurs disque et réseau || TD8: Périphériques DMA [[BR]] TP8: contrôleurs IOC, DMA et FB || || |
28 | | || **48** || C9: Multiplexage temporel & Commutation de tâches || TD9: Commutation de tâches [[BR]] TP9: Commutation de tâches || Giet || |
29 | | || **49** || C10: Principe Mémoire Virtuelle et MMU/TLB || TD10: Partage du bus système [[BR]] TP10: Architecture multi-processeur || || |
30 | | || **50** || C11: Programmation parallèle multi-tâches et synchro || TD11: mémoire virtuelle [[BR]] TP11: Rattrapage || Switch || |
31 | | || **51** || Révisions guidées || || || |
32 | | || **52** |||||| Vacances || |
33 | | || **1** |||||| Vacances || |
34 | | || **2** |||||| 1ère Session || |
| 16 | || |||| **Cours** |||| **TD/TP** || **Interro** || |
| 17 | || 37|| **C0**|| Vue d'ensemble du module || || || |
| 18 | || 38|| **C1**||Asembleur MIPS || **TD1[[BR]] TP1**|| Programmation Assembleur [[BR]] Présentation XSPIM || || |
| 19 | || 39|| **C2**||Utilisation de la pile & appels de fonctions || **TD2[[BR]] TP2**|| Appels de fonctions [[BR]] Programmation fonctions / XSP:IM || || |
| 20 | || 40|| **C3**|| Interruptions / Exceptions /Trappes + GCC || **TD3[[BR]] TP3**|| Programme complet [[BR]]Génération de code GCC / XSPIM || || |
| 21 | || 41|| **C4**|| Bus système et périphériques / GIET || **TD4[[BR]] TP4**|| Architecture mono-processeur [[BR]] Génération de code pour SoCLib || Assemb || |
| 22 | || 42|| **C5**|| Hiérarchie mémoire et techniques de cache || **TD5[[BR]] TP5**|| Principe des mémoires cache [[BR]] Effets de cache || || |
| 23 | || 43|| **C6**|| Caches (suite) Interrupts, exceptions, trappes || **TD6[[BR]] TP6**|| Performances caches [[BR]] Perfs caches || Cache [[BR]] (corrigée) || |
| 24 | || 44|||||||||| Vacances || |
| 25 | || 45|||||||||| **Partiel corrigé** || |
| 26 | || 46|| **C7**||Accès aux périphériques : ICU, TTY, TIMER || **TD7[[BR]] TP7**|| Analyse GIET [[BR]] Communications par interruptions || Cache || |
| 27 | || 47|| **C8**|| Périphériques DMA : contrôleurs disque et réseau || **TD8[[BR]] TP8**|| Périphériques DMA [[BR]] contrôleurs IOC, DMA et FB || || |
| 28 | || 48|| **C9**|| Multiplexage temporel & Commutation de tâches || **TD9[[BR]] TP9**|| Commutation de tâches [[BR]] Commutation de tâches || Giet || |
| 29 | || 49|| **C10**|| Principe Mémoire Virtuelle et MMU/TLB || **TD10[[BR]] TP10**|| Partage du bus système [[BR]] Architecture multi-processeur || || |
| 30 | || 50|| **C11**|| Programmation parallèle multi-tâches et synchro || **TD11[[BR]] TP11**|| mémoire virtuelle [[BR]] Rattrapage || Switch || |
| 31 | || 51|||||||||| **Révisions guidées** || |
| 32 | || 52|||||||||| Vacances || |
| 33 | || 1|||||||||| Vacances || |
| 34 | || 2|||||||||| **1ère Session** || |