Architecture Logicielle et Matérielle des Ordinateurs (ALMO) - 3IN004

Organisation 2019

​Site annuel du module ALMO sur le site de la licence

Cours
lundi		8h45-10h30	Salles notées ci-dessous		Franck Wajsbürt
TD - TP
G1	lundi	10h45-15h45	à définir	à définir	à définir
G2	lundi	16h00-19h45	à définir	à définir	à définir
G3	mercredi	14h00-17h45	à définir	à définir	à définir
G4	vendredi	14h00-17h45	à définir	à définir	à définir

sem	Cours		TD/TP		Interro
37	C0 24-25 201	Vue d'ensemble du module
38	C1 24-25 201	Assembleur MIPS	TD1 TP1	Programmation Assembleur Présentation XSPIM
39	C2 Amphi Herpin	Utilisation de la pile & appels de fonctions	TD2 TP2	Appels de fonctions Programmation fonctions / XSP:IM
40	C3 Amphi Herpin	Chaine de compilation / intro GIET	TD3 TP3	Programme complet Génération de code GCC / XSPIM
41	C4 Amphi 43	Bus système et périphériques / GIET	TD4 TP4	Architecture mono-processeur Génération de code pour SoCLib	Assemb
42	C5 24-25 201	Hiérarchie mémoire et techniques de cache	TD5 TP5	Principe des mémoires cache Effets de cache
43	C6 Amphi 43	Caches (suite) Interrupts, exceptions, trappes	TD6 TP6	Performances caches Perfs caches
44	Vacances
45	C7 Amphi A2	Accès aux périphériques : ICU, TTY, TIMER	TD7 TP7	Analyse GIET Communications par interruptions	Cache
46	Partiel corrigé
47	C8 Amphi 56B	Périphériques DMA : contrôleurs disque et réseau	TD8 TP8	Périphériques DMA contrôleurs IOC, DMA et FB
48	C9 Amphi 56B	Multiplexage temporel & Commutation de tâches	TD9 TP9	Commutation de tâches Commutation de tâches	Giet
49	C10 Amphi 56B	Programmation parallèle multi-tâches et synchro	TD10 TP10	Partage du bus système Architecture multi-processeur
50	C11 Amphi 56B	Principe Mémoire Virtuelle et MMU/TLB	TD11 TP11	mémoire virtuelle Rattrapage	Switch
51	Révisions guidées
52	Vacances
1	Vacances
2	1ère Session

Sujets de TD

• TD01 : Assembleur MIPS32 / Instructions de base
• TD02 : Utilisation de la pile / appels de fonctions
• TD03 : Assembleur : programme de tri
• TD04 : Bus système et périphériques
• TD05 : Principe des mémoires caches
• TD06 : Influence des caches sur les performances
• TD07 : Gestionnaire d'Interruptions, Exceptions et Trappes
• TD08 : Périphériques à capacités DMA
• TD09 : Fonctionnement multi-tâches
• TD10 : Architectures multi-processeurs
• TD11 : Mémoire virtuelle paginée

Sujets de TP

• Manuel de configuration (à lire impérativement)

• TP01 : Simulateur MARS
• TP02 : Fonctions imbriquées et récursives
• TP03 : Génération de code avec GCC : exécution avec MARS
• TP04 : Exécution de code sur architecture matérielle mono-processeur
• TP05 : Mémoires cache : principe de fonctionnement
• TP06 : Mémoires cache : mesure de performance
• TP07 : Communications par interruption
• TP08 : Périphériques orientés blocs
• TP09 : Fonctionnement multi-tâches
• TP10 : Architectures multi-processeurs

Documents

• Sujets des TD et TP 1 à 3
• Sujets des TD et TP 4 à 11
• Architecture externe MIPS
• Langage d'assemblage MIPS
• Code source du GIET
• Aide mémoire instructions MIPS

Documentation architecture matérielle

• simul_almo_generic

Annales d'examen

• Partiel novembre 2012 (corrigé)
• Examen Janvier 2010 (corrigé)
• Examen Janvier 2011 (corrigé)
• Examen Janvier 2012 (corrigé)
• Partiel almo 2016
• Partiel almo 2017 (corrigé)
• Partiel almo 2018