= M1 SESI – Architecture des Processeurs et Optimisation =

== Énoncés des séances ==

 * [[Seance1| Énoncé 1 : TD – Rappels sur l'architecture du Mips]]
 * [[Seance2| Énoncé 2 : TME – VHDL – Environnement de simulation]]
 * [[Seance3| Énoncé 3 : TD – Pipeline MIPS]]
 * [[Seance4| Énoncé 4 : TD – Pipeline, Superpipeline, Optimisation de codes]]
 * [[Seance5| Énoncé 5 : TD – Superscalaire, Optimisation de codes]]
 * [[Seance6| Énoncé 6 : TD – Cache – Hiérarchie des mémoires]]

== Autres documents ==

 * [[ReglesSuperscalaire| Règles d'exécution pour le superscalaire]]

== Annales ==

 * [[Examen2009| Examen 2009]]
 * [[Examen2010| Examen 2010]]
 * [[Examen2011| Examen 2011]]
 * [[Examen2014| Examen 2014]]
 * [[Partiel2012| Partiel 2012]]
 * [[Partiel2015| Partiel 2015]]
 * [[Partiel2016| Partiel 2016]]
 * [[Partiel2017| Partiel 2017]]