= M1 SESI – Architecture des Processeurs et Optimisation =

== Énoncés des séances ==

 * [[Seance1| Énoncé 1 : TD – Rappels sur l'architecture du Mips]]
 * [[Seance2| Énoncé 2 : TME – VHDL – Environnement de simulation]]
 * [[Seance3| Énoncé 3 : TD – Pipeline MIPS]] 
 * [[Seance4| Énoncé 4 : TD – Pipeline, Superpipeline, Optimisation de codes]]
 * [[Seance5| Énoncé 5 : TD – Superscalaire, Optimisation de codes]]
 * [[Seance6| Énoncé 6 : TD – Cache – Hiérarchie des mémoires]]

== Autres documents ==

 * [[ReglesSuperscalaire| Règles d'exécution pour le superscalaire]]