M2 SESI - Archi 3

TP2 : Machine d'états d'un cache L1 Write-Back MESI

L'objectif de ce TP est de comprendre l'implémentation d'un protocole de cohérence de cache de type write-back MESI.

Pour cela, on demande l'écriture des machines d'états d'un controlleur de cache L1 write-through et du controlleur mémoire associé, comme lors du TP1.

1. Spécification

Dessinez sur une feuille (ou sur un logiciel adapté) les machines d'état du cache L1 write-back MESI et du contrôleur mémoire associé. Comme pour le TP1, on s'intéresse pour ce TP uniquement à la partie données du cache. De plus, on ne s'intéresse pas aux requêtes à des adresses non cachées : on suppose donc que toutes les requêtes sont à des adresses cachées.

Ce dessin fera partie du rendu.

2. Prise en main des sources

Vous pouvez réutiliser les packages importés pour le TP1. Il suffit de changer l'instance des contrôleurs de cache et mémoire dans le fichier topcells/Top2Procs.java :

• MemController memCtrl = new MemWtiController -> MemController memCtrl = new MemMesiController
• L1Controller l1Ctrl = new L1WtiController -> L1Controller l1Ctrl = new L1MesiController

La figure ci-dessous présente un diagramme objet simplifié pour une architecture avec deux processeurs / caches L1 et un banc mémoire.

3. Écriture des machines d'état

Il faut compléter les classes L1MesiController et MemMesiController à partir des machines d'état dessinées dans la partie 1.

Il faudra bien sûr tester votre code au travers d'entrelacements de requêtes bien choisis. Vous pouvez soit créer ces requêtes dans la classe de la Topcell (conseillé), soit dynamiquement depuis l'interface en cours de simulation.

4. Rendu

Vous devrez rendre un compte-rendu sommaire (électronique) comprenant le schéma, ainsi que les tests que vous avez effectués et leur justification (ce que vous avez voulu tester pour chaque test). De plus, si votre code n'est pas fonctionnel au moment du rendu, il faudra expliquer les fonctionnalités manquantes ou les tests qui ne marchent pas.

Le code à rendre l'est sous la forme d'une archive comprenant les 2 fichiers écrits, à envoyer à l'adresse [MailAsim:quentin.meunier Quentin Meunier] avant le 17 novembre 2014.