= Cours Architecture des Systèmes Multi-Processeurs =

 * [wiki:MultiCourseTME1 TP1 Protocole Pibus & prototypage virtuel]
 * [wiki:MultiCourseTME2 TP2 Déploiement de code sur processeur programmable]
 * [wiki:MultiCourseTME3 TP3 Architecture interne du contrôleur de caches L1]
 * [wiki:MultiCourseTME4 TP4 Caractérisation et dimensionnement des caches]
 * [wiki:MultiCourseTME10 TP5 Partage du bus dans les architectures multi-processeurs]
 * [wiki:MultiCourseTME5 TP6 Interruptions & communication avec les périphériques]
 * [wiki:MultiCourseTME6 TP7 Contrôleur DMA]
 * [wiki:MultiCourseTME7 TP8 Partage de périphériques / Prise de verrous]
 * [wiki:MultiCourseTME8 TP9 Synchronisation et cohérence mémoire]
 * [wiki:MultiCourseTME9 TP10 Mémoire virtuelle et MMU]