| Version 11 (modified by , 14 years ago) (diff) |
|---|
Cours Architecture des Systèmes Multi-Processeurs
- TP1 Protocole Pibus & prototypage virtuel?
- TP2 Déploiement de code sur processeur programmable?
- TP3 Architecture interne du contrôleur de caches L1?
- TP4 Caractérisation et dimensionnement des caches?
- TP5 Partage du bus dans les architectures multi-processeurs?
- TP6 Interruptions vectorisées / communication avec les périphériques?
- TP7 Contrôleur DMA / Contrôleur de disque?
- TP8 Partage de périphériques / Prise de verrous?
- TP9 Synchronisation et cohérence mémoire?
- TP10 Mémoire virtuelle et MMU?
Attachments (6)
- examen-MULTI-2010-juin.pdf (124.6 KB) - added by 13 years ago.
- examen-MULTI-2011-juin.pdf (153.7 KB) - added by 11 years ago.
- examen-MULTI-2014-juin.pdf (144.6 KB) - added by 4 years ago.
- Examen-MULTI-2020-mai_test.doc (38.0 KB) - added by 4 years ago.
- Examen-MULTI-2020-mai_A.doc (109.5 KB) - added by 4 years ago.
- Examen-MULTI-2020-mai_B.doc (43.0 KB) - added by 4 years ago.
Download all attachments as: .zip
