

le PIC16f877

cours n°2
LI326

Plan

- Architecture du PIC16F877
- Plan mémoire
- Langage assembleur
- Programme “hello world”
- Outils de développement


Caractéristiques pic16f877

Fonctionne à 20 MHz maximum.


Possède :

- 35 instructions (composant RISC),
- 8Ko de mémoire Flash interne pour le programme,
- 368 octets de RAM,
- 256 octets de d'EEPROM,
- 3 compteurs / timer de 8 bits (PWM)
- 1 Watchdog,
- 8 entrées analogiques 10bits / comparateur de tension
- 1 port série (RS232), 1 port I2C / SPI
- 15 sources d'interruption,
- 33 entrées/sorties numériques configurables individuellement, disposés en 5 ports nommés de A à E,
- un mode SLEEP.

Boitier pic16f877 40 broches



Architecture pic16f877




Note 1 : High order bits are from the STATUS register

Architecture

Registres

File Address	File Address	File Address	File Address
Indirect addr. ^(*) 00h	Indirect addr. ^(*) 80h	Indirect addr. ^(*) 100h	Indirect addr. ^(*) 180h
TMR0 01h	OPTION_REG 81h	TMR0 101h	OPTION_REG 181h
PCL 02h	PCL 82h	PCL 102h	PCL 182h
STATUS 03h	STATUS 83h	STATUS 103h	STATUS 183h
FSR 04h	FSR 84h	FSR 104h	FSR 184h
PORTA 05h	TRISA 85h		
PORTB 06h	TRISB 86h	PORTB 106h	TRISB 186h
PORTC 07h	TRISC 87h		
PORTD ⁽¹⁾ 08h	TRISD ⁽¹⁾ 88h		
PORTE ⁽¹⁾ 09h	TRISE ⁽¹⁾ 89h		
PCLATH 0Ah	PCLATH 8Ah	PCLATH 10Ah	PCLATH 18Ah
INTCON 0Bh	INTCON 8Bh	INTCON 10Bh	INTCON 18Bh
PIR1 0Ch	PIE1 8Ch	EEDATA 10Ch	EECON1 18Ch
PIR2 0Dh	PIE2 8Dh	EEADR 10Dh	EECON2 18Dh
TMR1L 0Eh	PCON 8Eh	EEDATH 10Eh	Reserved ⁽²⁾ 18Eh
TMR1H 0Fh		EEADRH 10Fh	Reserved ⁽²⁾ 18Fh
T1CON 10h			
TMR2 11h	SSPCON2 91h		
T2CON 12h	PR2 92h		
SSPBUF 13h	SSPADDD 93h		
SSPCON 14h	SSPSTAT 94h		
CCPR1L 15h			
CCPR1H 16h			
CCP1CON 17h			
RCSTA 18h	TXSTA 98h	General Purpose Register 16 Bytes 117h-119h	General Purpose Register 16 Bytes 197h-199h
TXREG 19h	SPBRG 99h		
RCREG 1Ah			
CCPR2L 1Bh			
CCPR2H 1Ch			
CCP2CON 1Dh			
ADRESH 1Eh	ADRESL 9Eh		
ADCON0 1Fh	ADCON1 9Fh		
General Purpose Register 96 Bytes 20h-7Fh	General Purpose Register 80 Bytes A0h-EFh	General Purpose Register 80 Bytes 120h-17Fh	General Purpose Register 80 Bytes 1A0h-1EFh
	accesses 70h-7Fh F0h-FFh	accesses 70h-7Fh 170h-17Fh	accesses 70h-7Fh 1F0h-1FFh
Bank 0	Bank 1	Bank 2	Bank 3

- 4 bancs
- certains registres adresses multiples
- SFR Special File Register pour les périphériques



Programme

- 4 pages
- Pile hardware
- 2 adresses pour le traitement des événements matériels

Format instruction assembleur / 1

Cas général d'une instruction (dit 3 adresses)

register_dest = operande1 OPER operande2

Pour le PIC

une des operandes est **W**

Le registre de destination est une des opérandes

exemple MIPS :

add \$rd, \$rs, \$rt c.-à-d. $\$rd = \$rs + \$rs$ (p.ex. add \$6,\$4,\$3)

en PIC (notez que la destination est à la fin) :

addwf 23,1 $\text{reg23} = \text{reg23} + W$

addwf 23,0 $W = \text{reg23} + W$

Pour certaines instructions on n'a qu'une seule opérande

Table 29-1: Midrange Instruction Set

Mnemonic, Operands	Description	Cycles	14-Bit Instruction Word				Status Affected	Notes	
			MSb		LSb				
BYTE-ORIENTED FILE REGISTER OPERATIONS									
ADDWF	f, d	Add W and f	1	00	0111	dfff	ffff	C,DC,Z	1,2
ANDWF	f, d	AND W with f	1	00	0101	dfff	ffff	Z	1,2
CLRF	f	Clear f	1	00	0001	1fff	ffff	Z	2
CLRW	-	Clear W	1	00	0001	0xxx	xxxx	Z	
COMF	f, d	Complement f	1	00	1001	dfff	ffff	Z	1,2
DECf	f, d	Decrement f	1	00	0011	dfff	ffff	Z	1,2
DECFSZ	f, d	Decrement f, Skip if 0	1(2)	00	1011	dfff	ffff		1,2,3
INCF	f, d	Increment f	1	00	1010	dfff	ffff	Z	1,2
INCFSZ	f, d	Increment f, Skip if 0	1(2)	00	1111	dfff	ffff		1,2,3
IORWF	f, d	Inclusive OR W with f	1	00	0100	dfff	ffff	Z	1,2
MOVF	f, d	Move f	1	00	1000	dfff	ffff	Z	1,2
MOVWF	f	Move W to f	1	00	0000	1fff	ffff		
NOP	-	No Operation	1	00	0000	0xxx0	0000		
RLF	f, d	Rotate Left f through Carry	1	00	1101	dfff	ffff	C	1,2
RRF	f, d	Rotate Right f through Carry	1	00	1100	dfff	ffff	C	1,2
SUBWF	f, d	Subtract W from f	1	00	0010	dfff	ffff	C,DC,Z	1,2
SWAPF	f, d	Swap nibbles in f	1	00	1110	dfff	ffff		1,2
XORWF	f, d	Exclusive OR W with f	1	00	0110	dfff	ffff	Z	1,2
BIT-ORIENTED FILE REGISTER OPERATIONS									
BCF	f, b	Bit Clear f	1	01	00bb	bfff	ffff		1,2
BSF	f, b	Bit Set f	1	01	01bb	bfff	ffff		1,2
BTFSC	f, b	Bit Test f, Skip if Clear	1(2)	01	10bb	bfff	ffff		3
BTFSS	f, b	Bit Test f, Skip if Set	1(2)	01	11bb	bfff	ffff		3
LITERAL AND CONTROL OPERATIONS									
ADDLW	k	Add literal and W	1	11	111x	kkkk	kkkk	C,DC,Z	
ANDLW	k	AND literal with W	1	11	1001	kkkk	kkkk	Z	
CALL	k	Call subroutine	2	10	0kkk	kkkk	kkkk		
CLRWDt	-	Clear Watchdog Timer	1	00	0000	0110	0100	$\overline{TO,PD}$	
GOTO	k	Go to address	2	10	1kkk	kkkk	kkkk		
IORLW	k	Inclusive OR literal with W	1	11	1000	kkkk	kkkk	Z	
MOVLW	k	Move literal to W	1	11	00xx	kkkk	kkkk		
RETFIE	-	Return from interrupt	2	00	0000	0000	1001		
RETLW	k	Return with literal in W	2	11	01xx	kkkk	kkkk		
RETURN	-	Return from Subroutine	2	00	0000	0000	1000		
SLEEP	-	Go into standby mode	1	00	0000	0110	0011	$\overline{TO,PD}$	
SUBLW	k	Subtract W from literal	1	11	110x	kkkk	kkkk	C,DC,Z	
XORLW	k	Exclusive OR literal with W	1	11	1010	kkkk	kkkk	Z	

Instructions

Format instruction assembleur / 2

Cas général d'un branchement

goto adresse

branch_if_cond operande1, operande2, adresse

Pour le PIC

goto adresse (mais l'adresse n'est pas complète)

skip_if_notcond

goto adresse

exemple MIPS :

beq \$4,\$5,label

en PIC :


movf 23,0

xorwf 22,0

btfsc status,2

goto label

Registre status




R = Readable bit **W** = Writable bit

U = Unimplemented bit, read as '00' - n = Value at power-on reset

Le registre status est modifié par la plupart des instructions
Ce qui va être utilisé pour faire des sauts conditionnels

Codage des instructions

Figure 29-1: General Format for Instructions



Calcul des operandes

FIGURE 2-6: DIRECT/INDIRECT ADDRESSING






Figure 6-2: Loading of PC In Different Situations


Situation 1 - Instruction with PCL as destination




STACK (13-bits x 8)




Situation 2 - GOTO Instruction



STACK (13-bits x 8)




Situation 3 - CALL Instruction



STACK (13-bits x 8)



Situation 4 - RETURN, RETFIE, or RETLW Instruction



STACK (13-bits x 8)



Note: PCLATH is never updated with the contents of PCH.

Calcul du PC

- Le PC est sur 13 bits
- Les 8 bits de poids faible sont accessibles en lecture/écritures
- Les 5 bits de poids fort sont accessible en écriture seule

GPIO principe

Les ports à usage général sont des entrées / sortie (GPIO)

Pour chaque broche, nous avons deux bits de commande

- 1 bit pour définir de sens : entrée (1), sortie (0)
- 1 bit pour lire la donnée (si entrée) ou l'écrire (si sortie)

Les registres de direction sont nommés TRISx

Les registres de données sont nommés PORTx

Par exemple :

TRISD / PORTD sur 8 bits

Outils de développement

- éditeur : gvim / emacs / kate / gedit
- assembleur : gpasm
- simulateur : gpsim
- programmeur : picprog
(remplacer après par un bootloader)

Hello World !

```
list    p=16f877      ; definit le processeur cible
include "p16f877.inc" ; declaration des noms de registres

__CONFIG _CP_OFF & _WDT_OFF & _PWRTE_ON & _HS_OSC & _LVP_OFF

ORG    0

initialisation
bcf    STATUS,RP1    ; STATUS(RP1) <- 0
bsf    STATUS,RP0    ; STATUS(RP0) <- 1 permet de désigner le banc 1
bcf    TRISD,0       ; place le bit 0 du port D en sortie
bcf    STATUS,RP0    ; STATUS(RP0) <- 0 revient sur le banc 0
return

main
movlw  1             ;
movwf  PORTD        ; met 1 sur le bit 0 sur port D

loop
xorwf  PORTD,f      ; inverse la valeur du bit 0
goto  loop          ; on boucle

END                 ; directive de fin de programme
```

programme