Changes between Version 9 and Version 10 of EcritureBascule
- Timestamp:
- Oct 8, 2007, 12:11:28 PM (17 years ago)
Legend:
- Unmodified
- Added
- Removed
- Modified
-
EcritureBascule
v9 v10 7 7 = 2.1 Introduction = 8 8 9 Le but de ce TP est d'analyser au travers des simulations sous ELDO 1comment l'écriture dans une bascule peut se faire et à quelles conditions.10 On cherche à déterminer les temps de pré-établissement ( tSU), de maintien (tH) et d'accès (tA) de la bascule SFF1_X4 à échantillonnage sur front montant de la bibliothèque SXLIB.9 Le but de ce TP est d'analyser au travers des simulations sous ELDO comment l'écriture dans une bascule peut se faire et à quelles conditions. 10 On cherche à déterminer les temps de pré-établissement (''tsu''), de maintien (''th'') et d'accès (''ta'') de la bascule SFF1_X4 à échantillonnage sur front montant de la bibliothèque SXLIB. 11 11 12 12 {{{ … … 15 15 }}} 16 16 [[Image(chronoSff.png, nolink)]] 17 18 Figure 2.1 - Mesure des temps caractéristiques. 17 19 {{{ 18 20 #!html … … 22 24 Saisir en format .spi le schéma de la bascule SFF1_X4 de la figure 2.2. 23 25 On prendra comme valeurs: 24 Lp = 0:35µm, Wp trouvé a la section 1.5.2, Ln = 0:35µm, Wn = 1:4µm et Vdd= 3:3V.26 ''Lp'' = 0:35µm, ''Wp'' trouvé a la section 1.5.2, ''Ln'' = 0:35µm, ''Wn'' = 1:4µm et ''VDD'' = 3:3V. 25 27 26 28 Pour l'inverseur de sortie (inv3) multiplier les largeurs de transistor par 4. … … 35 37 [[Image(sff1_x4.png, nolink)]] 36 38 39 Figure 2.2 - Bascule SFF1_X4. 40 37 41 [[Image(tristate.png, nolink)]] 42 43 Figure 2.3 - Tristate avec sortie inverseuse. 38 44 {{{ 39 45 #!html 40 46 </div> 41 47 }}} 42 * pour faciliter le debug de la connectique par les encadrants au cours du TP, veiller à conserver les mêmes noms de signaux et d'instance que dans le schéma.43 * Le schéma électrique du tristate avec sortie inverseuse est donné figure 2.3 48 * Pour faciliter le debug de la connectique par les encadrants au cours du TP, veiller à conserver les mêmes noms de signaux et d'instance que dans le schéma. 49 * Le schéma électrique du tristate avec sortie inverseuse est donné figure 2.3. 44 50 * Ne pas oublier d'initialiser le noeud mémorisant X du latch maître au début de simulation avec la commande .IC. 45 51 * On supposera une période de 10 ns, un rapport cyclique de 50 % et des fronts de 0.5ns pour l'horloge CK. … … 47 53 = 2.2 Mesure du temps d'accès = 48 54 49 Simuler sous ELDO l'écriture d'un 1, puis l'écriture d'un 0 avec tSU = 6ns et tH= 4ns (c'est-à-dire des valeurs très supérieures aux valeurs minimales imposées par la bascule). On supposera un front de 0.5 ns pour le signal D.55 Simuler sous ELDO l'écriture d'un 1, puis l'écriture d'un 0 avec ''tsu'' = 6ns et ''th'' = 4ns (c'est-à-dire des valeurs très supérieures aux valeurs minimales imposées par la bascule). On supposera un front de 0.5 ns pour le signal D. 50 56 En déduire le temps d'accès (retard entre la commutation de la sortie Q et le front montant de CK). 51 57 52 58 = 2.3 Mesure du temps de pré-établissement min = 53 59 54 Recommencer la simulation réalisée au point 2.2 en diminuant tSUde façon à déterminer la valeur minimale du temps de pré-établissement. Cette valeur minimale correspond à la valeur pour laquelle le temps d'accès prend une valeur anormalement grande (ie. lorsque la bascule ne fonctionne pas correctement).60 Recommencer la simulation réalisée au point 2.2 en diminuant ''tsu'' de façon à déterminer la valeur minimale du temps de pré-établissement. Cette valeur minimale correspond à la valeur pour laquelle le temps d'accès prend une valeur anormalement grande (ie. lorsque la bascule ne fonctionne pas correctement). 55 61 56 62 = 2.4 Mesure du temps de maintien min = 57 63 58 Recommencer la simulation réalisée au point 2.2 en diminunant tHde façon à déterminer la valeur minimale du temps de maintien (qui peut être négative).64 Recommencer la simulation réalisée au point 2.2 en diminunant ''th'' de façon à déterminer la valeur minimale du temps de maintien (qui peut être négative). 59 65 60 66 = 2.5 Métastabilité =