| | 21 | |
| | 22 | * pour faciliter le debug de la connectique par les encadrants au cours du TP, veiller à conserver les mêmes noms de signaux et d'instance que dans le schéma. |
| | 23 | * Le schéma électrique du tristate avec sortie inverseuse est donné figure 2.3 |
| | 24 | * Ne pas oublier d'initialiser le noeud mémorisant X du latch maître au début de simulation avec la commande .IC. |
| | 25 | * On supposera une période de 10 ns, un rapport cyclique de 50 % et des fronts de 0.5ns pour l'horloge CK. |
| | 26 | |
| | 27 | = 2.2 Mesure du temps d'accès = |
| | 28 | |
| | 29 | Simuler sous ELDO l'écriture d'un 1, puis l'écriture d'un 0 avec tSU = 6ns et tH = 4ns (c'est-à-dire des valeurs très supérieures aux valeurs minimales imposées par la bascule). On supposera un front de 0.5 ns pour le signal D. |
| | 30 | En déduire le temps d'accès (retard entre la commutation de la sortie Q et le front montant de CK). |
| | 31 | |
| | 32 | = 2.3 Mesure du temps de pré-établissement min = |
| | 33 | |
| | 34 | Recommencer la simulation réalisée au point 2.2 en diminuant tSU de façon à déterminer la valeur minimale du temps de pré-établissement. Cette valeur minimale correspond à la valeur pour laquelle le temps d'accès prend une valeur anormalement grande (ie. lorsque la bascule ne fonctionne pas correctement). |
| | 35 | |
| | 36 | = 2.4 Mesure du temps de maintien min = |
| | 37 | |
| | 38 | Recommencer la simulation réalisée au point 2.2 en diminunant tH de façon à déterminer la valeur minimale du temps de maintien (qui peut être négative). |
| | 39 | |
| | 40 | = 2.5 Métastabilité = |
| | 41 | |
| | 42 | Essayer de créer une métastabilité qui se produit quand l'entrée D ne respecte pas les contraintes de pré-établissement et de maintien et commute au moment où elle est échantillonnée. |
