| 1 | |
|---|
| 2 | # -*- python -*- |
|---|
| 3 | |
|---|
| 4 | Module('caba:tsar_iob_cluster', |
|---|
| 5 | classname = 'soclib::caba::TsarIobCluster', |
|---|
| 6 | |
|---|
| 7 | tmpl_parameters = [ |
|---|
| 8 | parameter.Module('vci_param_int', default = 'caba:vci_param', |
|---|
| 9 | cell_size = parameter.Reference('vci_data_width_int')), |
|---|
| 10 | parameter.Module('vci_param_ext', default = 'caba:vci_param', |
|---|
| 11 | cell_size = parameter.Reference('vci_data_width_ext')), |
|---|
| 12 | parameter.Int('dspin_int_cmd_width'), |
|---|
| 13 | parameter.Int('dspin_int_rsp_width'), |
|---|
| 14 | parameter.Int('dspin_ram_cmd_width'), |
|---|
| 15 | parameter.Int('dspin_ram_rsp_width'), |
|---|
| 16 | ], |
|---|
| 17 | |
|---|
| 18 | header_files = [ |
|---|
| 19 | '../source/include/tsar_iob_cluster.h', |
|---|
| 20 | ], |
|---|
| 21 | |
|---|
| 22 | implementation_files = [ |
|---|
| 23 | '../source/src/tsar_iob_cluster.cpp', |
|---|
| 24 | ], |
|---|
| 25 | |
|---|
| 26 | uses = [ |
|---|
| 27 | Uses('caba:base_module'), |
|---|
| 28 | Uses('common:mapping_table'), |
|---|
| 29 | Uses('common:iss2'), |
|---|
| 30 | Uses('common:elf_file_loader'), |
|---|
| 31 | |
|---|
| 32 | # internal network components |
|---|
| 33 | Uses('caba:vci_cc_vcache_wrapper', |
|---|
| 34 | cell_size = parameter.Reference('vci_data_width_int'), |
|---|
| 35 | dspin_in_width = parameter.Reference('dspin_int_cmd_width'), |
|---|
| 36 | dspin_out_width = parameter.Reference('dspin_int_rsp_width'), |
|---|
| 37 | iss_t = 'common:gdb_iss', |
|---|
| 38 | gdb_iss_t = 'common:mips32el'), |
|---|
| 39 | |
|---|
| 40 | Uses('caba:vci_mem_cache', |
|---|
| 41 | memc_cell_size_int = parameter.Reference('vci_data_width_int'), |
|---|
| 42 | memc_cell_size_ext = parameter.Reference('vci_data_width_ext'), |
|---|
| 43 | dspin_in_width = parameter.Reference('dspin_int_rsp_width'), |
|---|
| 44 | dspin_out_width = parameter.Reference('dspin_int_cmd_width')), |
|---|
| 45 | |
|---|
| 46 | Uses('caba:vci_xicu', |
|---|
| 47 | cell_size = parameter.Reference('vci_data_width_int')), |
|---|
| 48 | |
|---|
| 49 | Uses('caba:vci_multi_dma', |
|---|
| 50 | cell_size = parameter.Reference('vci_data_width_int')), |
|---|
| 51 | |
|---|
| 52 | Uses('caba:dspin_local_crossbar', |
|---|
| 53 | flit_width = parameter.Reference('dspin_int_cmd_width')), |
|---|
| 54 | |
|---|
| 55 | Uses('caba:dspin_local_crossbar', |
|---|
| 56 | flit_width = parameter.Reference('dspin_int_rsp_width')), |
|---|
| 57 | |
|---|
| 58 | Uses('caba:vci_dspin_initiator_wrapper', |
|---|
| 59 | cell_size = parameter.Reference('vci_data_width_int'), |
|---|
| 60 | dspin_cmd_width = parameter.Reference('dspin_int_cmd_width'), |
|---|
| 61 | dspin_rsp_width = parameter.Reference('dspin_int_rsp_width')), |
|---|
| 62 | |
|---|
| 63 | Uses('caba:vci_dspin_target_wrapper', |
|---|
| 64 | cell_size = parameter.Reference('vci_data_width_int'), |
|---|
| 65 | dspin_cmd_width = parameter.Reference('dspin_int_cmd_width'), |
|---|
| 66 | dspin_rsp_width = parameter.Reference('dspin_int_rsp_width')), |
|---|
| 67 | |
|---|
| 68 | Uses('caba:virtual_dspin_router', |
|---|
| 69 | flit_width = parameter.Reference('dspin_int_cmd_width')), |
|---|
| 70 | |
|---|
| 71 | Uses('caba:virtual_dspin_router', |
|---|
| 72 | flit_width = parameter.Reference('dspin_int_rsp_width')), |
|---|
| 73 | |
|---|
| 74 | # RAM network components |
|---|
| 75 | Uses('caba:vci_dspin_initiator_wrapper', |
|---|
| 76 | cell_size = parameter.Reference('vci_data_width_ext'), |
|---|
| 77 | dspin_cmd_width = parameter.Reference('dspin_ram_cmd_width'), |
|---|
| 78 | dspin_rsp_width = parameter.Reference('dspin_ram_rsp_width')), |
|---|
| 79 | |
|---|
| 80 | Uses('caba:vci_dspin_target_wrapper', |
|---|
| 81 | cell_size = parameter.Reference('vci_data_width_ext'), |
|---|
| 82 | dspin_cmd_width = parameter.Reference('dspin_ram_cmd_width'), |
|---|
| 83 | dspin_rsp_width = parameter.Reference('dspin_ram_rsp_width')), |
|---|
| 84 | |
|---|
| 85 | Uses('caba:dspin_router_tsar', |
|---|
| 86 | flit_width = parameter.Reference('dspin_ram_cmd_width')), |
|---|
| 87 | |
|---|
| 88 | Uses('caba:dspin_router_tsar', |
|---|
| 89 | flit_width = parameter.Reference('dspin_ram_rsp_width')), |
|---|
| 90 | |
|---|
| 91 | Uses('caba:vci_simple_ram', |
|---|
| 92 | cell_size = parameter.Reference('vci_data_width_ext')), |
|---|
| 93 | |
|---|
| 94 | # IOX network components |
|---|
| 95 | Uses('caba:vci_io_bridge', |
|---|
| 96 | iob_cell_size_int = parameter.Reference('vci_data_width_int'), |
|---|
| 97 | iob_cell_size_ext = parameter.Reference('vci_data_width_ext')), |
|---|
| 98 | ], |
|---|
| 99 | |
|---|
| 100 | ports = [ |
|---|
| 101 | Port('caba:bit_in', 'p_resetn', auto = 'resetn'), |
|---|
| 102 | Port('caba:clock_in', 'p_clk', auto = 'clock'), |
|---|
| 103 | |
|---|
| 104 | Port('caba:dspin_output', 'p_int_cmd_out', [4, 3], |
|---|
| 105 | dspin_data_size = parameter.Reference('dspin_int_cmd_width')), |
|---|
| 106 | Port('caba:dspin_input', 'p_int_cmd_in', [4, 3], |
|---|
| 107 | dspin_data_size = parameter.Reference('dspin_int_cmd_width')), |
|---|
| 108 | Port('caba:dspin_output', 'p_int_rsp_out', [4, 2], |
|---|
| 109 | dspin_data_size = parameter.Reference('dspin_int_rsp_width')), |
|---|
| 110 | Port('caba:dspin_input', 'p_int_rsp_in', [4, 2], |
|---|
| 111 | dspin_data_size = parameter.Reference('dspin_int_rsp_width')), |
|---|
| 112 | |
|---|
| 113 | Port('caba:dspin_output', 'p_ram_cmd_out', [4], |
|---|
| 114 | dspin_data_size = parameter.Reference('dspin_ram_cmd_width')), |
|---|
| 115 | Port('caba:dspin_input', 'p_ram_cmd_in', [4], |
|---|
| 116 | dspin_data_size = parameter.Reference('dspin_ram_cmd_width')), |
|---|
| 117 | Port('caba:dspin_output', 'p_ram_rsp_out', [4], |
|---|
| 118 | dspin_data_size = parameter.Reference('dspin_ram_rsp_width')), |
|---|
| 119 | Port('caba:dspin_input', 'p_ram_rsp_in', [4], |
|---|
| 120 | dspin_data_size = parameter.Reference('dspin_ram_rsp_width')), |
|---|
| 121 | ], |
|---|
| 122 | ) |
|---|
| 123 | |
|---|
| 124 | |
|---|
