source: branches/fault_tolerance/platform/tsar_generic_iob/tsar_iob_cluster/caba/source/src/tsar_iob_cluster.cpp @ 695

Last change on this file since 695 was 695, checked in by cfuguet, 10 years ago

branches/fault-tolerance/tsar_generic_iob:

  • Introducing multi-tty component in all clusters for debug. Number of channels is set by a proprocessor contant in the tsar_iob_cluster.h file. Number of channels can be 0 if tty isn't needed.
  • Reducing number of parameters for cluster class. Using constants defined in hard_config.h instead.
File size: 28.3 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.cpp
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//
8// Modified by: Cesar Fuguet
9// Modified on: mars 2014
10//////////////////////////////////////////////////////////////////////////////
11// Cluster(0,0) & Cluster(xmax-1,ymax-1) contains the IOB0 & IOB1 components.
12// These two clusters contain 6 extra components:
13// - 1 vci_io_bridge (connected to the 3 networks.
14// - 3 vci_dspin_wrapper for the IOB.
15// - 2 dspin_local_crossbar for commands and responses.
16//////////////////////////////////////////////////////////////////////////////
17
18#include "../include/tsar_iob_cluster.h"
19
20#define tmpl(x) \
21   template<typename vci_param_int      , typename vci_param_ext,\
22            size_t   dspin_int_cmd_width, size_t   dspin_int_rsp_width,\
23            size_t   dspin_ram_cmd_width, size_t   dspin_ram_rsp_width>\
24            x TsarIobCluster<\
25                  vci_param_int      , vci_param_ext,\
26                  dspin_int_cmd_width, dspin_int_rsp_width,\
27                  dspin_ram_cmd_width, dspin_ram_rsp_width>
28
29namespace soclib { namespace caba  {
30
31//////////////////////////////////////////////////////////////////////////
32//                 Constructor
33//////////////////////////////////////////////////////////////////////////
34tmpl(/**/)::TsarIobCluster(struct ClusterParams& params) :
35   soclib::caba::BaseModule(params.insname),
36   p_clk("clk"),
37   p_resetn("resetn") {
38
39   assert((params.x_id < X_MAX) && (params.y_id < Y_MAX));
40
41   size_t cid           = this->clusterId(params.x_id, params.y_id);
42   size_t cluster_iob0  = this->clusterId(0, 0);
43   size_t cluster_iob1  = this->clusterId(X_SIZE - 1, Y_SIZE - 1);
44   size_t is_iob0       = (cid == cluster_iob0);
45   size_t is_iob1       = (cid == cluster_iob1);
46   bool   is_io_cluster = is_iob0 || is_iob1;
47
48   size_t l_width = vci_param_int::S - X_WIDTH - Y_WIDTH;
49
50   // Vectors of DSPIN ports for inter-cluster communications
51   p_dspin_int_cmd_in =
52      alloc_elems<DspinInput<dspin_int_cmd_width> >("p_int_cmd_in", 4, 3);
53   p_dspin_int_cmd_out =
54      alloc_elems<DspinOutput<dspin_int_cmd_width> >("p_int_cmd_out", 4, 3);
55   p_dspin_int_rsp_in =
56      alloc_elems<DspinInput<dspin_int_rsp_width> >("p_int_rsp_in", 4, 2);
57   p_dspin_int_rsp_out =
58      alloc_elems<DspinOutput<dspin_int_rsp_width> >("p_int_rsp_out", 4, 2);
59
60   p_dspin_ram_cmd_in =
61      alloc_elems<DspinInput<dspin_ram_cmd_width> >("p_ext_cmd_in", 4);
62   p_dspin_ram_cmd_out =
63      alloc_elems<DspinOutput<dspin_ram_cmd_width> >("p_ext_cmd_out", 4);
64   p_dspin_ram_rsp_in =
65      alloc_elems<DspinInput<dspin_ram_rsp_width> >("p_ext_rsp_in", 4);
66   p_dspin_ram_rsp_out =
67      alloc_elems<DspinOutput<dspin_ram_rsp_width> >("p_ext_rsp_out", 4);
68
69   // ports in cluster_iob0 and cluster_iob1 only
70   p_vci_iob_iox_ini   = NULL;
71   p_vci_iob_iox_tgt   = NULL;
72   p_dspin_iob_cmd_out = NULL;
73   p_dspin_iob_rsp_in  = NULL;
74   if ( is_io_cluster ) {
75      // VCI ports from IOB to IOX network
76      p_vci_iob_iox_ini = new soclib::caba::VciInitiator<vci_param_ext>;
77      p_vci_iob_iox_tgt = new soclib::caba::VciTarget<vci_param_ext>; 
78
79      // DSPIN ports from IOB to RAM network
80      p_dspin_iob_cmd_out = new soclib::caba::DspinOutput<dspin_ram_cmd_width>;
81      p_dspin_iob_rsp_in  = new soclib::caba::DspinInput<dspin_ram_rsp_width>;
82   }
83
84   // IRQ ports in cluster_iob0 only
85   for ( size_t n = 0 ; n < 32 ; n++ ) {
86      p_irq[n] = ( is_iob0 ) ? new sc_in<bool> : NULL;
87   }
88
89   ///////////////////////////////////////////////////////////////////////////
90   //    Hardware components
91   ///////////////////////////////////////////////////////////////////////////
92
93   ////////////  PROCS
94   for (size_t p = 0; p < NB_PROCS; p++) { 
95      std::ostringstream s_proc;
96      s_proc << "proc_" << params.x_id << "_" << params.y_id << "_" << p;
97      proc[p] = new VciCcVCacheWrapperType (
98            s_proc.str().c_str(),
99            cid * NB_PROCS + p,
100            params.mt_int,
101            IntTab(cid,p),
102            (cid << l_width) + p,
103            8, 8,
104            8, 8,
105            params.l1_i_ways, params.l1_i_sets, 16,
106            params.l1_d_ways, params.l1_d_sets, 16,
107            4, 4,
108            X_WIDTH, Y_WIDTH,
109            params.frozen_cycles,
110            params.debug_start_cycle, params.proc_debug_ok);
111
112      proc[p]->set_dcache_paddr_ext_reset(cid);
113      proc[p]->set_icache_paddr_ext_reset(cid);
114
115      std::ostringstream s_wi_proc;
116      s_wi_proc << "proc_wi_" << params.x_id << "_" << params.y_id << "_" << p;
117      proc_wi[p] = new VciIntDspinInitiatorWrapperType(
118            s_wi_proc.str().c_str(),
119            vci_param_int::S);
120   }
121
122   ///////////  MEMC   
123   std::ostringstream s_memc;
124   s_memc << "memc_" << params.x_id << "_" << params.y_id;
125   memc = new VciMemCacheType (
126         s_memc.str().c_str(),
127         params.mt_int,
128         params.mt_ext,
129         IntTab(cid, RAM_MEMC_INI_ID),
130         IntTab(cid, INT_MEMC_TGT_ID),
131         X_WIDTH,
132         Y_WIDTH,
133         params.memc_ways, params.memc_sets, 16,
134         3,
135         4096,
136         8, 8, 8,
137         params.debug_start_cycle,
138         params.memc_debug_ok);
139
140   std::ostringstream s_wt_memc;
141   s_wt_memc << "memc_wt_" << params.x_id << "_" << params.y_id;
142   memc_int_wt = new VciIntDspinTargetWrapperType (
143         s_wt_memc.str().c_str(),
144         vci_param_int::S);
145
146   std::ostringstream s_wi_memc;
147   s_wi_memc << "memc_wi_" << params.x_id << "_" << params.y_id;
148   memc_ram_wi = new VciExtDspinInitiatorWrapperType (
149         s_wi_memc.str().c_str(),
150         vci_param_int::S);
151
152   ///////////   LOCAL ROM
153   std::ostringstream s_brom;
154   s_brom << "brom_" << params.x_id << "_" << params.y_id;
155   brom = new VciSimpleRom<vci_param_int>(
156         s_brom.str().c_str(),
157         IntTab(cid, INT_BROM_TGT_ID),
158         params.mt_int,
159         params.loader,
160         X_WIDTH + Y_WIDTH);
161
162   std::ostringstream s_wt_brom;
163   s_wt_brom << "brom_wt_" << params.x_id << "_" << params.y_id;
164   brom_int_wt = new VciIntDspinTargetWrapperType (
165         s_wt_brom.str().c_str(),
166         vci_param_int::S);
167
168   // Multi-TTY controller
169   mtty        = NULL;
170   mtty_int_wt = NULL;
171   if (NB_DEBUG_TTY_CHANNELS) {
172      assert(NB_DEBUG_TTY_CHANNELS < 8);
173
174      std::ostringstream s_mtty;
175      s_mtty << "mtty_" << params.x_id << "_" << params.y_id;
176      std::vector<std::string> vect_names;
177      for( size_t tid = 0 ; tid < NB_DEBUG_TTY_CHANNELS ; tid++ ) {
178         std::ostringstream term_name;
179         term_name << s_mtty.str() << "_" << tid;
180         vect_names.push_back(term_name.str().c_str());
181      }
182      mtty = new VciMultiTty<vci_param_int>(
183            s_mtty.str().c_str(),
184            IntTab(cid, INT_MTTY_TGT_ID),
185            params.mt_int,
186            vect_names);
187
188      std::ostringstream s_wt_mtty;
189      s_wt_mtty << "mtty_wt_" << params.x_id << "_" << params.y_id;
190      mtty_int_wt = new VciIntDspinTargetWrapperType (
191            s_wt_mtty.str().c_str(),
192            vci_param_int::S);
193   }
194
195   ///////////   XICU
196   std::ostringstream s_xicu;
197   s_xicu << "xicu_" << params.x_id << "_" << params.y_id;
198   xicu = new VciXicu<vci_param_int>(
199         s_xicu.str().c_str(),
200         params.mt_int,
201         IntTab(cid, INT_XICU_TGT_ID),
202         32, 32, 32,
203         NB_PROCS);
204
205   std::ostringstream s_wt_xicu;
206   s_wt_xicu << "xicu_wt_" << params.x_id << "_" << params.y_id;
207   xicu_int_wt = new VciIntDspinTargetWrapperType (
208         s_wt_xicu.str().c_str(),
209         vci_param_int::S);
210
211   ////////////  MDMA
212   std::ostringstream s_mdma;
213   s_mdma << "mdma_" << params.x_id << "_" << params.y_id;
214   mdma = new VciMultiDma<vci_param_int>(
215         s_mdma.str().c_str(),
216         params.mt_int,
217         IntTab(cid, NB_PROCS),
218         IntTab(cid, INT_MDMA_TGT_ID),
219         64,
220         NB_DMA_CHANNELS);
221
222   std::ostringstream s_wt_mdma;
223   s_wt_mdma << "mdma_wt_" << params.x_id << "_" << params.y_id;
224   mdma_int_wt = new VciIntDspinTargetWrapperType(
225         s_wt_mdma.str().c_str(),
226         vci_param_int::S);
227
228   std::ostringstream s_wi_mdma;
229   s_wi_mdma << "mdma_wi_" << params.x_id << "_" << params.y_id;
230   mdma_int_wi = new VciIntDspinInitiatorWrapperType(
231         s_wi_mdma.str().c_str(),
232         vci_param_int::S);
233
234   ///////////  Direct LOCAL_XBAR(S)
235   size_t nb_direct_initiators = NB_PROCS + 1;
236   size_t nb_direct_targets    = 4;
237   if (NB_DEBUG_TTY_CHANNELS) {
238      nb_direct_targets++;
239   }
240   if ( is_io_cluster ) {
241      nb_direct_initiators++;
242      nb_direct_targets++;
243   }
244
245   std::ostringstream s_int_xbar_cmd_d;
246   s_int_xbar_cmd_d << "int_xbar_cmd_d_" << params.x_id << "_" << params.y_id;
247   int_xbar_cmd_d = new DspinLocalCrossbar<dspin_int_cmd_width>(
248         s_int_xbar_cmd_d.str().c_str(),
249         params.mt_int,
250         params.x_id, params.y_id,
251         X_WIDTH, Y_WIDTH, l_width,
252         nb_direct_initiators,
253         nb_direct_targets,
254         2, 2,
255         true,
256         true,
257         false);
258
259   std::ostringstream s_int_xbar_rsp_d;
260   s_int_xbar_rsp_d << "int_xbar_rsp_d_" << params.x_id << "_" << params.y_id;
261   int_xbar_rsp_d = new DspinLocalCrossbar<dspin_int_rsp_width>(
262         s_int_xbar_rsp_d.str().c_str(),
263         params.mt_int,
264         params.x_id, params.y_id,
265         X_WIDTH, Y_WIDTH, l_width,
266         nb_direct_targets,
267         nb_direct_initiators,
268         2, 2,
269         false,
270         false,
271         false);
272
273   ////////////  Coherence LOCAL_XBAR(S)
274   std::ostringstream s_int_xbar_m2p_c;
275   s_int_xbar_m2p_c << "int_xbar_m2p_c_" << params.x_id << "_" << params.y_id;
276   int_xbar_m2p_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
277         s_int_xbar_m2p_c.str().c_str(),
278         params.mt_int,
279         params.x_id, params.y_id,
280         X_WIDTH, Y_WIDTH, l_width,
281         1,
282         NB_PROCS,
283         2, 2,
284         true,
285         false,
286         true);
287
288   std::ostringstream s_int_xbar_p2m_c;
289   s_int_xbar_p2m_c << "int_xbar_p2m_c_" << params.x_id << "_" << params.y_id;
290   int_xbar_p2m_c = new DspinLocalCrossbar<dspin_int_rsp_width>(
291         s_int_xbar_p2m_c.str().c_str(),
292         params.mt_int,
293         params.x_id, params.y_id,
294         X_WIDTH, Y_WIDTH, 0,
295         NB_PROCS,
296         1,
297         2, 2,
298         false,
299         false,
300         false);
301
302   std::ostringstream s_int_xbar_clack_c;
303   s_int_xbar_clack_c << "int_xbar_clack_c_" << params.x_id << "_"
304                                             << params.y_id;
305   int_xbar_clack_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
306         s_int_xbar_clack_c.str().c_str(),
307         params.mt_int,
308         params.x_id, params.y_id,
309         X_WIDTH, Y_WIDTH, l_width,
310         1,
311         NB_PROCS,
312         1, 1,
313         true,
314         false,
315         false);
316
317   //////////////  INT ROUTER(S)
318   std::ostringstream s_int_router_cmd;
319   s_int_router_cmd << "router_cmd_" << params.x_id << "_" << params.y_id;
320   int_router_cmd = new VirtualDspinRouter<dspin_int_cmd_width>(
321         s_int_router_cmd.str().c_str(),
322         params.x_id, params.y_id,
323         X_WIDTH, Y_WIDTH,
324         3,
325         4,4);
326
327   std::ostringstream s_int_router_rsp;
328   s_int_router_rsp << "router_rsp_" << params.x_id << "_" << params.y_id;
329   int_router_rsp = new VirtualDspinRouter<dspin_int_rsp_width>(
330         s_int_router_rsp.str().c_str(),
331         params.x_id, params.y_id,
332         X_WIDTH, Y_WIDTH,
333         2,
334         4,4);
335
336   //////////////  XRAM
337   std::ostringstream s_xram;
338   s_xram << "xram_" << params.x_id << "_" << params.y_id;
339   xram = new VciSimpleRam<vci_param_ext>(
340         s_xram.str().c_str(),
341         IntTab(cid, RAM_XRAM_TGT_ID),
342         params.mt_ext,
343         params.loader,
344         params.xram_latency);
345
346   std::ostringstream s_wt_xram;
347   s_wt_xram << "xram_wt_" << params.x_id << "_" << params.y_id;
348   xram_ram_wt = new VciExtDspinTargetWrapperType(
349         s_wt_xram.str().c_str(),
350         vci_param_int::S);
351
352   /////////////  RAM ROUTER(S)
353   std::ostringstream s_ram_router_cmd;
354   s_ram_router_cmd << "ram_router_cmd_" << params.x_id << "_" << params.y_id;
355   ram_router_cmd = new DspinRouterTsar<dspin_ram_cmd_width>(
356         s_ram_router_cmd.str().c_str(),
357         params.x_id, params.y_id,
358         X_WIDTH, Y_WIDTH,
359         4, 4,
360         is_iob0, is_iob1,
361         false,
362         l_width);
363
364   std::ostringstream s_ram_router_rsp;
365   s_ram_router_rsp << "ram_router_rsp_" << params.x_id << "_" << params.y_id;
366   ram_router_rsp = new DspinRouterTsar<dspin_ram_rsp_width>(
367         s_ram_router_rsp.str().c_str(),
368         params.x_id, params.y_id,
369         X_WIDTH, Y_WIDTH,
370         4, 4,
371         is_iob0, is_iob1,
372         true,
373         l_width);
374
375   ////////////////////// I/O  CLUSTER ONLY ///////////////////////
376   iob        = NULL;
377   iob_int_wi = NULL;
378   iob_int_wt = NULL;
379   iob_ram_wi = NULL;
380   if ( is_io_cluster ) {
381      ///////////  IO_BRIDGE
382      size_t iox_local_id;
383      bool   has_irqs;
384      if ( is_iob0 ) {
385         iox_local_id = 0;
386         has_irqs     = true;
387      }
388      else {
389         iox_local_id = 1;
390         has_irqs     = false;
391      }
392
393      std::ostringstream s_iob;
394      s_iob << "iob_" << params.x_id << "_" << params.y_id;   
395      iob = new VciIoBridge<vci_param_int, vci_param_ext>( 
396            s_iob.str().c_str(),
397            params.mt_ext,
398            params.mt_int,
399            params.mt_iox,
400            IntTab(cid, INT_IOBX_TGT_ID),
401            IntTab(cid, INT_IOBX_INI_ID),
402            IntTab(cid, iox_local_id ),
403            has_irqs,
404            16,
405            8,
406            8,
407            params.debug_start_cycle,
408            params.iob_debug_ok );
409
410      std::ostringstream s_iob_int_wi;
411      s_iob_int_wi << "iob_int_wi_" << params.x_id << "_" << params.y_id;   
412      iob_int_wi = new VciIntDspinInitiatorWrapperType(
413            s_iob_int_wi.str().c_str(),
414            vci_param_int::S);
415
416      std::ostringstream s_iob_int_wt;
417      s_iob_int_wt << "iob_int_wt_" << params.x_id << "_" << params.y_id;   
418      iob_int_wt = new VciIntDspinTargetWrapperType(
419            s_iob_int_wt.str().c_str(),
420            vci_param_int::S);
421
422      std::ostringstream s_iob_ram_wi;
423      s_iob_ram_wi << "iob_ram_wi_" << params.x_id << "_" << params.y_id;   
424      iob_ram_wi = new VciExtDspinInitiatorWrapperType(
425            s_iob_ram_wi.str().c_str(),
426            vci_param_int::S);
427   }
428
429   ////////////////////////////////////
430   // Connections are defined here
431   ////////////////////////////////////
432
433   // on coherence network : local srcid[proc] in [0...NB_PROCS-1]
434   //                      : local srcid[memc] = NB_PROCS
435   // In cluster_iob0, 32 HWI interrupts from external peripherals
436   // are connected to the XICU ports p_hwi[0:31]
437   // In other clusters, no HWI interrupts are connected to XICU
438
439   //////////////////////// internal CMD & RSP routers
440   int_router_cmd->p_clk    (this->p_clk);
441   int_router_cmd->p_resetn (this->p_resetn);
442   int_router_rsp->p_clk    (this->p_clk);
443   int_router_rsp->p_resetn (this->p_resetn);
444
445   for (int i = 0; i < 4; i++) {
446      for(int k = 0; k < 3; k++) {
447         int_router_cmd->p_out[i][k] (this->p_dspin_int_cmd_out[i][k]);
448         int_router_cmd->p_in[i][k]  (this->p_dspin_int_cmd_in[i][k]);
449      }
450      for(int k = 0; k < 2; k++) {
451         int_router_rsp->p_out[i][k] (this->p_dspin_int_rsp_out[i][k]);
452         int_router_rsp->p_in[i][k]  (this->p_dspin_int_rsp_in[i][k]);
453      }
454   }
455
456   // local ports
457   int_router_cmd->p_out[4][0] (signal_int_dspin_cmd_g2l_d);
458   int_router_cmd->p_out[4][1] (signal_int_dspin_m2p_g2l_c);
459   int_router_cmd->p_out[4][2] (signal_int_dspin_clack_g2l_c);
460   int_router_cmd->p_in[4][0]  (signal_int_dspin_cmd_l2g_d);
461   int_router_cmd->p_in[4][1]  (signal_int_dspin_m2p_l2g_c);
462   int_router_cmd->p_in[4][2]  (signal_int_dspin_clack_l2g_c);
463
464   int_router_rsp->p_out[4][0] (signal_int_dspin_rsp_g2l_d);
465   int_router_rsp->p_out[4][1] (signal_int_dspin_p2m_g2l_c);
466   int_router_rsp->p_in[4][0]  (signal_int_dspin_rsp_l2g_d);
467   int_router_rsp->p_in[4][1]  (signal_int_dspin_p2m_l2g_c);
468
469   ///////////////////// CMD DSPIN  local crossbar direct
470   int_xbar_cmd_d->p_clk        (this->p_clk);
471   int_xbar_cmd_d->p_resetn     (this->p_resetn);
472   int_xbar_cmd_d->p_global_out (signal_int_dspin_cmd_l2g_d);
473   int_xbar_cmd_d->p_global_in  (signal_int_dspin_cmd_g2l_d);
474
475   int_xbar_cmd_d->p_local_out[INT_MEMC_TGT_ID] (signal_int_dspin_cmd_memc_t);
476   int_xbar_cmd_d->p_local_out[INT_XICU_TGT_ID] (signal_int_dspin_cmd_xicu_t);
477   int_xbar_cmd_d->p_local_out[INT_BROM_TGT_ID] (signal_int_dspin_cmd_brom_t);
478   int_xbar_cmd_d->p_local_out[INT_MDMA_TGT_ID] (signal_int_dspin_cmd_mdma_t);
479   if (NB_DEBUG_TTY_CHANNELS) {
480      int_xbar_cmd_d->p_local_out[INT_MTTY_TGT_ID] (signal_int_dspin_cmd_mtty_t);
481   }
482   int_xbar_cmd_d->p_local_in[INT_MDMA_INI_ID]  (signal_int_dspin_cmd_mdma_i);
483
484   for (size_t p = 0; p < NB_PROCS; p++) {
485      int_xbar_cmd_d->p_local_in[INT_PROC_INI_ID + p](
486            signal_int_dspin_cmd_proc_i[p]);
487   }
488
489   if ( is_io_cluster ) {
490      int_xbar_cmd_d->p_local_out[INT_IOBX_TGT_ID](
491            signal_int_dspin_cmd_iobx_t);
492      int_xbar_cmd_d->p_local_in[INT_IOBX_INI_ID](
493            signal_int_dspin_cmd_iobx_i);
494   }
495
496   //////////////////////// RSP DSPIN  local crossbar direct
497   int_xbar_rsp_d->p_clk        (this->p_clk);
498   int_xbar_rsp_d->p_resetn     (this->p_resetn);
499   int_xbar_rsp_d->p_global_out (signal_int_dspin_rsp_l2g_d);
500   int_xbar_rsp_d->p_global_in  (signal_int_dspin_rsp_g2l_d);
501
502   int_xbar_rsp_d->p_local_in[INT_MEMC_TGT_ID] (signal_int_dspin_rsp_memc_t);
503   int_xbar_rsp_d->p_local_in[INT_XICU_TGT_ID] (signal_int_dspin_rsp_xicu_t);
504   int_xbar_rsp_d->p_local_in[INT_BROM_TGT_ID] (signal_int_dspin_rsp_brom_t);
505   if (NB_DEBUG_TTY_CHANNELS) {
506      int_xbar_rsp_d->p_local_in[INT_MTTY_TGT_ID] (signal_int_dspin_rsp_mtty_t);
507   }
508   int_xbar_rsp_d->p_local_in[INT_MDMA_TGT_ID] (signal_int_dspin_rsp_mdma_t);
509
510   int_xbar_rsp_d->p_local_out[INT_MDMA_INI_ID](signal_int_dspin_rsp_mdma_i);
511   for (size_t p = 0; p < NB_PROCS; p++)
512      int_xbar_rsp_d->p_local_out[INT_PROC_INI_ID + p](
513            signal_int_dspin_rsp_proc_i[p]);
514
515   if ( is_io_cluster ) {
516      int_xbar_rsp_d->p_local_in[INT_IOBX_TGT_ID](
517            signal_int_dspin_rsp_iobx_t);
518      int_xbar_rsp_d->p_local_out[INT_IOBX_INI_ID](
519            signal_int_dspin_rsp_iobx_i);
520   }
521
522   ////////////////////// M2P DSPIN local crossbar coherence
523   int_xbar_m2p_c->p_clk              (this->p_clk);
524   int_xbar_m2p_c->p_resetn           (this->p_resetn);
525   int_xbar_m2p_c->p_global_out       (signal_int_dspin_m2p_l2g_c);
526   int_xbar_m2p_c->p_global_in        (signal_int_dspin_m2p_g2l_c);
527   int_xbar_m2p_c->p_local_in[0]      (signal_int_dspin_m2p_memc);
528   for (size_t p = 0; p < NB_PROCS; p++) {
529      int_xbar_m2p_c->p_local_out[p] (signal_int_dspin_m2p_proc[p]);
530   }
531
532   ////////////////////////// P2M DSPIN local crossbar coherence
533   int_xbar_p2m_c->p_clk             (this->p_clk);
534   int_xbar_p2m_c->p_resetn          (this->p_resetn);
535   int_xbar_p2m_c->p_global_out      (signal_int_dspin_p2m_l2g_c);
536   int_xbar_p2m_c->p_global_in       (signal_int_dspin_p2m_g2l_c);
537   int_xbar_p2m_c->p_local_out[0]    (signal_int_dspin_p2m_memc);
538   for (size_t p = 0; p < NB_PROCS; p++) {
539      int_xbar_p2m_c->p_local_in[p]   (signal_int_dspin_p2m_proc[p]);
540   }
541                                     
542   ////////////////////// CLACK DSPIN  local crossbar coherence
543   int_xbar_clack_c->p_clk             (this->p_clk);
544   int_xbar_clack_c->p_resetn          (this->p_resetn);
545   int_xbar_clack_c->p_global_out      (signal_int_dspin_clack_l2g_c);
546   int_xbar_clack_c->p_global_in       (signal_int_dspin_clack_g2l_c);
547   int_xbar_clack_c->p_local_in[0]     (signal_int_dspin_clack_memc);
548   for (size_t p = 0; p < NB_PROCS; p++) {
549      int_xbar_clack_c->p_local_out[p] (signal_int_dspin_clack_proc[p]);
550   }
551
552   //////////////////////////////////// Processors
553   for (size_t p = 0; p < NB_PROCS; p++) {
554      proc[p]->p_clk          (this->p_clk);
555      proc[p]->p_resetn       (this->p_resetn);
556      proc[p]->p_vci          (signal_int_vci_ini_proc[p]);
557      proc[p]->p_dspin_m2p    (signal_int_dspin_m2p_proc[p]);
558      proc[p]->p_dspin_p2m    (signal_int_dspin_p2m_proc[p]);
559      proc[p]->p_dspin_clack  (signal_int_dspin_clack_proc[p]);
560      proc[p]->p_irq[0]       (signal_proc_it[p]);
561      for ( size_t j = 1 ; j < 6 ; j++) {
562         proc[p]->p_irq[j]    (signal_false);
563      }
564
565      proc_wi[p]->p_clk       (this->p_clk);
566      proc_wi[p]->p_resetn    (this->p_resetn);
567      proc_wi[p]->p_dspin_cmd (signal_int_dspin_cmd_proc_i[p]);
568      proc_wi[p]->p_dspin_rsp (signal_int_dspin_rsp_proc_i[p]);
569      proc_wi[p]->p_vci       (signal_int_vci_ini_proc[p]);
570   }
571
572   ///////////////////////////////////// XICU
573   xicu->p_clk    (this->p_clk);
574   xicu->p_resetn (this->p_resetn);
575   xicu->p_vci    (signal_int_vci_tgt_xicu);
576   for ( size_t p = 0 ; p < NB_PROCS ; p++) {
577      xicu->p_irq[p] (signal_proc_it[p]);
578   }
579   for ( size_t i=0 ; i<32 ; i++) {
580      if ( is_iob0 ) 
581         xicu->p_hwi[i] (*(this->p_irq[i]));
582      else 
583         xicu->p_hwi[i] (signal_false);
584   }                     
585
586   // wrapper XICU
587   xicu_int_wt->p_clk       (this->p_clk);
588   xicu_int_wt->p_resetn    (this->p_resetn);
589   xicu_int_wt->p_dspin_cmd (signal_int_dspin_cmd_xicu_t);
590   xicu_int_wt->p_dspin_rsp (signal_int_dspin_rsp_xicu_t);
591   xicu_int_wt->p_vci       (signal_int_vci_tgt_xicu);
592
593   ///////////////////////////////////// MEMC
594   memc->p_clk              (this->p_clk);
595   memc->p_resetn           (this->p_resetn);
596   memc->p_vci_ixr          (signal_ram_vci_ini_memc);
597   memc->p_vci_tgt          (signal_int_vci_tgt_memc);
598   memc->p_dspin_p2m        (signal_int_dspin_p2m_memc);
599   memc->p_dspin_m2p        (signal_int_dspin_m2p_memc);
600   memc->p_dspin_clack      (signal_int_dspin_clack_memc);
601   memc->p_irq              (signal_irq_memc);
602
603   // wrapper to INT network
604   memc_int_wt->p_clk       (this->p_clk);
605   memc_int_wt->p_resetn    (this->p_resetn);
606   memc_int_wt->p_dspin_cmd (signal_int_dspin_cmd_memc_t);
607   memc_int_wt->p_dspin_rsp (signal_int_dspin_rsp_memc_t);
608   memc_int_wt->p_vci       (signal_int_vci_tgt_memc);
609
610   // wrapper to RAM network
611   memc_ram_wi->p_clk       (this->p_clk);
612   memc_ram_wi->p_resetn    (this->p_resetn);
613   memc_ram_wi->p_dspin_cmd (signal_ram_dspin_cmd_memc_i);
614   memc_ram_wi->p_dspin_rsp (signal_ram_dspin_rsp_memc_i);
615   memc_ram_wi->p_vci       (signal_ram_vci_ini_memc);
616
617   //////////////////////////////////// BROM
618   brom->p_clk              (this->p_clk);
619   brom->p_resetn           (this->p_resetn);
620   brom->p_vci              (signal_int_vci_tgt_brom);
621
622   //wrapper to INT network
623   brom_int_wt->p_clk       (this->p_clk);
624   brom_int_wt->p_resetn    (this->p_resetn);
625   brom_int_wt->p_dspin_cmd (signal_int_dspin_cmd_brom_t);
626   brom_int_wt->p_dspin_rsp (signal_int_dspin_rsp_brom_t);
627   brom_int_wt->p_vci       (signal_int_vci_tgt_brom);
628
629   if (NB_DEBUG_TTY_CHANNELS) {
630      //////////////////////////////////// MTTY
631      mtty->p_clk              (this->p_clk);
632      mtty->p_resetn           (this->p_resetn);
633      mtty->p_vci              (signal_int_vci_tgt_mtty);
634
635      for ( size_t i=0 ; i < NB_DEBUG_TTY_CHANNELS ; i++ ) {
636         mtty->p_irq[i] (signal_irq_mtty[i]);
637      }
638
639      //wrapper to INT network
640      mtty_int_wt->p_clk       (this->p_clk);
641      mtty_int_wt->p_resetn    (this->p_resetn);
642      mtty_int_wt->p_dspin_cmd (signal_int_dspin_cmd_mtty_t);
643      mtty_int_wt->p_dspin_rsp (signal_int_dspin_rsp_mtty_t);
644      mtty_int_wt->p_vci       (signal_int_vci_tgt_mtty);
645   }
646
647   //////////////////////////////////// XRAM
648   xram->p_clk              (this->p_clk);
649   xram->p_resetn           (this->p_resetn);
650   xram->p_vci              (signal_ram_vci_tgt_xram);
651
652   // wrapper to RAM network
653   xram_ram_wt->p_clk       (this->p_clk);
654   xram_ram_wt->p_resetn    (this->p_resetn);
655   xram_ram_wt->p_dspin_cmd (signal_ram_dspin_cmd_xram_t);
656   xram_ram_wt->p_dspin_rsp (signal_ram_dspin_rsp_xram_t);
657   xram_ram_wt->p_vci       (signal_ram_vci_tgt_xram);
658
659   /////////////////////////////////// MDMA
660   mdma->p_clk              (this->p_clk);
661   mdma->p_resetn           (this->p_resetn);
662   mdma->p_vci_target       (signal_int_vci_tgt_mdma);
663   mdma->p_vci_initiator    (signal_int_vci_ini_mdma);
664   for (size_t i = 0 ; i < NB_DMA_CHANNELS ; i++)
665      mdma->p_irq[i]        (signal_irq_mdma[i]);
666
667   // target wrapper
668   mdma_int_wt->p_clk       (this->p_clk);
669   mdma_int_wt->p_resetn    (this->p_resetn);
670   mdma_int_wt->p_dspin_cmd (signal_int_dspin_cmd_mdma_t);
671   mdma_int_wt->p_dspin_rsp (signal_int_dspin_rsp_mdma_t);
672   mdma_int_wt->p_vci       (signal_int_vci_tgt_mdma);
673
674   // initiator wrapper
675   mdma_int_wi->p_clk       (this->p_clk);
676   mdma_int_wi->p_resetn    (this->p_resetn);
677   mdma_int_wi->p_dspin_cmd (signal_int_dspin_cmd_mdma_i);
678   mdma_int_wi->p_dspin_rsp (signal_int_dspin_rsp_mdma_i);
679   mdma_int_wi->p_vci       (signal_int_vci_ini_mdma);
680
681   //////////////////////////// RAM network CMD & RSP routers
682   ram_router_cmd->p_clk       (this->p_clk);
683   ram_router_cmd->p_resetn    (this->p_resetn);
684   ram_router_rsp->p_clk       (this->p_clk);
685   ram_router_rsp->p_resetn    (this->p_resetn);
686   for( size_t n=0 ; n<4 ; n++) {
687      ram_router_cmd->p_out[n] (this->p_dspin_ram_cmd_out[n]);
688      ram_router_cmd->p_in[n]  (this->p_dspin_ram_cmd_in[n]);
689      ram_router_rsp->p_out[n] (this->p_dspin_ram_rsp_out[n]);
690      ram_router_rsp->p_in[n]  (this->p_dspin_ram_rsp_in[n]);
691   }
692   ram_router_cmd->p_out[4]    (signal_ram_dspin_cmd_xram_t);
693   ram_router_cmd->p_in[4]     (signal_ram_dspin_cmd_memc_i);
694   ram_router_rsp->p_out[4]    (signal_ram_dspin_rsp_memc_i);
695   ram_router_rsp->p_in[4]     (signal_ram_dspin_rsp_xram_t);
696
697   ///////////////////////// IOB exists only in cluster_iob0 & cluster_iob1.
698   if ( is_io_cluster ) {
699      // IO bridge
700      iob->p_clk         (this->p_clk);
701      iob->p_resetn      (this->p_resetn);
702      iob->p_vci_ini_iox (*(this->p_vci_iob_iox_ini));
703      iob->p_vci_tgt_iox (*(this->p_vci_iob_iox_tgt));
704      iob->p_vci_tgt_int (signal_int_vci_tgt_iobx);
705      iob->p_vci_ini_int (signal_int_vci_ini_iobx);
706      iob->p_vci_ini_ram (signal_ram_vci_ini_iobx);
707
708      if ( is_iob0 )
709         for ( size_t n = 0 ; n < 32 ; n++ )
710            (*iob->p_irq[n]) (*(this->p_irq[n]));
711
712      // initiator wrapper to RAM network
713      iob_ram_wi->p_clk       (this->p_clk);
714      iob_ram_wi->p_resetn    (this->p_resetn);
715      iob_ram_wi->p_dspin_cmd (*(this->p_dspin_iob_cmd_out));
716      iob_ram_wi->p_dspin_rsp (*(this->p_dspin_iob_rsp_in));
717      iob_ram_wi->p_vci       (signal_ram_vci_ini_iobx);
718
719      // initiator wrapper to INT network
720      iob_int_wi->p_clk       (this->p_clk);
721      iob_int_wi->p_resetn    (this->p_resetn);
722      iob_int_wi->p_dspin_cmd (signal_int_dspin_cmd_iobx_i);
723      iob_int_wi->p_dspin_rsp (signal_int_dspin_rsp_iobx_i);
724      iob_int_wi->p_vci       (signal_int_vci_ini_iobx);
725
726      // target wrapper to INT network
727      iob_int_wt->p_clk       (this->p_clk);
728      iob_int_wt->p_resetn    (this->p_resetn);
729      iob_int_wt->p_dspin_cmd (signal_int_dspin_cmd_iobx_t);
730      iob_int_wt->p_dspin_rsp (signal_int_dspin_rsp_iobx_t);
731      iob_int_wt->p_vci       (signal_int_vci_tgt_iobx);
732   }
733} // end constructor
734
735tmpl(/**/)::~TsarIobCluster() {
736   if (p_vci_iob_iox_ini)   delete p_vci_iob_iox_ini;
737   if (p_vci_iob_iox_tgt)   delete p_vci_iob_iox_tgt;
738   if (p_dspin_iob_cmd_out) delete p_dspin_iob_cmd_out;
739   if (p_dspin_iob_rsp_in)  delete p_dspin_iob_rsp_in;
740   if (iob)                 delete iob;
741   if (iob_int_wi)          delete iob_int_wi;
742   if (iob_int_wt)          delete iob_int_wt;
743   if (iob_ram_wi)          delete iob_ram_wi;
744
745   for (size_t n = 0 ; n < 32 ; n++) {
746      if (p_irq[n]) delete p_irq[n];
747   }
748
749   for (size_t p = 0; p < NB_PROCS; p++) { 
750      delete proc[p];
751      delete proc_wi[p];
752   }
753
754   delete memc;
755   delete memc_int_wt;
756   delete memc_ram_wi;
757   delete xicu;
758   delete xicu_int_wt;
759   delete brom;
760   delete brom_int_wt;
761   delete mtty;
762   delete mtty_int_wt;
763   delete mdma;
764   delete mdma_int_wt;
765   delete mdma_int_wi;
766   delete int_xbar_cmd_d;
767   delete int_xbar_rsp_d;
768   delete int_xbar_m2p_c;
769   delete int_xbar_p2m_c;
770   delete int_xbar_clack_c;
771   delete int_router_cmd;
772   delete int_router_rsp;
773   delete xram;
774   delete xram_ram_wt;
775   delete ram_router_cmd;
776   delete ram_router_rsp;
777}
778
779}}
780
781
782// Local Variables:
783// tab-width: 3
784// c-basic-offset: 3
785// c-file-offsets:((innamespace . 0)(inline-open . 0))
786// indent-tabs-mode: nil
787// End:
788
789// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
790
Note: See TracBrowser for help on using the repository browser.