source: branches/fault_tolerance/platform/tsar_generic_iob/tsar_iob_cluster/caba/source/src/tsar_iob_cluster.cpp @ 696

Last change on this file since 696 was 696, checked in by cfuguet, 10 years ago

branches/fault-tolerance/tsar_generic_iob:

  • Replacing dspin_local_crossbar for internal direct network by a vci_local_crossbar
File size: 22.8 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.cpp
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//
8// Modified by: Cesar Fuguet
9// Modified on: mars 2014
10//////////////////////////////////////////////////////////////////////////////
11// Cluster(0,0) & Cluster(xmax-1,ymax-1) contains the IOB0 & IOB1 components.
12// These two clusters contain 6 extra components:
13// - 1 vci_io_bridge (connected to the 3 networks.
14// - 3 vci_dspin_wrapper for the IOB.
15// - 2 dspin_local_crossbar for commands and responses.
16//////////////////////////////////////////////////////////////////////////////
17
18#include "../include/tsar_iob_cluster.h"
19
20#define tmpl(x) \
21   template<typename vci_param_int      , typename vci_param_ext,\
22            size_t   dspin_int_cmd_width, size_t   dspin_int_rsp_width,\
23            size_t   dspin_ram_cmd_width, size_t   dspin_ram_rsp_width>\
24            x TsarIobCluster<\
25                  vci_param_int      , vci_param_ext,\
26                  dspin_int_cmd_width, dspin_int_rsp_width,\
27                  dspin_ram_cmd_width, dspin_ram_rsp_width>
28
29namespace soclib { namespace caba  {
30
31//////////////////////////////////////////////////////////////////////////
32//                 Constructor
33//////////////////////////////////////////////////////////////////////////
34tmpl(/**/)::TsarIobCluster(struct ClusterParams& params) :
35   soclib::caba::BaseModule(params.insname),
36   p_clk("clk"),
37   p_resetn("resetn") {
38
39   assert((params.x_id < X_MAX) && (params.y_id < Y_MAX));
40
41   size_t cid           = this->clusterId(params.x_id, params.y_id);
42   size_t cluster_iob0  = this->clusterId(0, 0);
43   size_t cluster_iob1  = this->clusterId(X_SIZE - 1, Y_SIZE - 1);
44   size_t is_iob0       = (cid == cluster_iob0);
45   size_t is_iob1       = (cid == cluster_iob1);
46   bool   is_io_cluster = is_iob0 || is_iob1;
47
48   size_t l_width = vci_param_int::S - X_WIDTH - Y_WIDTH;
49
50   // Vectors of DSPIN ports for inter-cluster communications
51   p_dspin_int_cmd_in =
52      alloc_elems<DspinInput<dspin_int_cmd_width> >("p_int_cmd_in", 4, 3);
53   p_dspin_int_cmd_out =
54      alloc_elems<DspinOutput<dspin_int_cmd_width> >("p_int_cmd_out", 4, 3);
55   p_dspin_int_rsp_in =
56      alloc_elems<DspinInput<dspin_int_rsp_width> >("p_int_rsp_in", 4, 2);
57   p_dspin_int_rsp_out =
58      alloc_elems<DspinOutput<dspin_int_rsp_width> >("p_int_rsp_out", 4, 2);
59
60   p_dspin_ram_cmd_in =
61      alloc_elems<DspinInput<dspin_ram_cmd_width> >("p_ext_cmd_in", 4);
62   p_dspin_ram_cmd_out =
63      alloc_elems<DspinOutput<dspin_ram_cmd_width> >("p_ext_cmd_out", 4);
64   p_dspin_ram_rsp_in =
65      alloc_elems<DspinInput<dspin_ram_rsp_width> >("p_ext_rsp_in", 4);
66   p_dspin_ram_rsp_out =
67      alloc_elems<DspinOutput<dspin_ram_rsp_width> >("p_ext_rsp_out", 4);
68
69   // ports in cluster_iob0 and cluster_iob1 only
70   p_vci_iob_iox_ini   = NULL;
71   p_vci_iob_iox_tgt   = NULL;
72   p_dspin_iob_cmd_out = NULL;
73   p_dspin_iob_rsp_in  = NULL;
74   if ( is_io_cluster ) {
75      // VCI ports from IOB to IOX network
76      p_vci_iob_iox_ini = new soclib::caba::VciInitiator<vci_param_ext>;
77      p_vci_iob_iox_tgt = new soclib::caba::VciTarget<vci_param_ext>; 
78
79      // DSPIN ports from IOB to RAM network
80      p_dspin_iob_cmd_out = new soclib::caba::DspinOutput<dspin_ram_cmd_width>;
81      p_dspin_iob_rsp_in  = new soclib::caba::DspinInput<dspin_ram_rsp_width>;
82   }
83
84   // IRQ ports in cluster_iob0 only
85   for ( size_t n = 0 ; n < 32 ; n++ ) {
86      p_irq[n] = ( is_iob0 ) ? new sc_in<bool> : NULL;
87   }
88
89   ///////////////////////////////////////////////////////////////////////////
90   //    Hardware components
91   ///////////////////////////////////////////////////////////////////////////
92
93   ////////////  PROCS
94   for (size_t p = 0; p < NB_PROCS; p++) { 
95      std::ostringstream s_proc;
96      s_proc << "proc_" << params.x_id << "_" << params.y_id << "_" << p;
97      proc[p] = new VciCcVCacheWrapperType (
98            s_proc.str().c_str(),
99            cid * NB_PROCS + p,
100            params.mt_int,
101            IntTab(cid,p),
102            (cid << l_width) + p,
103            8, 8,
104            8, 8,
105            params.l1_i_ways, params.l1_i_sets, 16,
106            params.l1_d_ways, params.l1_d_sets, 16,
107            4, 4,
108            X_WIDTH, Y_WIDTH,
109            params.frozen_cycles,
110            params.debug_start_cycle, params.proc_debug_ok);
111
112      proc[p]->set_dcache_paddr_ext_reset(cid);
113      proc[p]->set_icache_paddr_ext_reset(cid);
114   }
115
116   ///////////  MEMC   
117   std::ostringstream s_memc;
118   s_memc << "memc_" << params.x_id << "_" << params.y_id;
119   memc = new VciMemCacheType (
120         s_memc.str().c_str(),
121         params.mt_int,
122         params.mt_ext,
123         IntTab(cid, RAM_MEMC_INI_ID),
124         IntTab(cid, INT_MEMC_TGT_ID),
125         X_WIDTH,
126         Y_WIDTH,
127         params.memc_ways, params.memc_sets, 16,
128         3,
129         4096,
130         8, 8, 8,
131         params.debug_start_cycle,
132         params.memc_debug_ok);
133
134   std::ostringstream s_wi_memc;
135   s_wi_memc << "memc_wi_" << params.x_id << "_" << params.y_id;
136   memc_ram_wi = new VciExtDspinInitiatorWrapperType (
137         s_wi_memc.str().c_str(),
138         vci_param_int::S);
139
140   ///////////   LOCAL ROM
141   std::ostringstream s_brom;
142   s_brom << "brom_" << params.x_id << "_" << params.y_id;
143   brom = new VciSimpleRom<vci_param_int>(
144         s_brom.str().c_str(),
145         IntTab(cid, INT_BROM_TGT_ID),
146         params.mt_int,
147         params.loader,
148         X_WIDTH + Y_WIDTH);
149
150   // Multi-TTY controller
151   mtty        = NULL;
152   if (NB_DEBUG_TTY_CHANNELS) {
153      assert(NB_DEBUG_TTY_CHANNELS < 8);
154
155      std::ostringstream s_mtty;
156      s_mtty << "mtty_" << params.x_id << "_" << params.y_id;
157      std::vector<std::string> vect_names;
158      for( size_t tid = 0 ; tid < NB_DEBUG_TTY_CHANNELS ; tid++ ) {
159         std::ostringstream term_name;
160         term_name << s_mtty.str() << "_" << tid;
161         vect_names.push_back(term_name.str().c_str());
162      }
163      mtty = new VciMultiTty<vci_param_int>(
164            s_mtty.str().c_str(),
165            IntTab(cid, INT_MTTY_TGT_ID),
166            params.mt_int,
167            vect_names);
168   }
169
170   ///////////   XICU
171   std::ostringstream s_xicu;
172   s_xicu << "xicu_" << params.x_id << "_" << params.y_id;
173   xicu = new VciXicu<vci_param_int>(
174         s_xicu.str().c_str(),
175         params.mt_int,
176         IntTab(cid, INT_XICU_TGT_ID),
177         32, 32, 32,
178         NB_PROCS);
179
180   ////////////  MDMA
181   std::ostringstream s_mdma;
182   s_mdma << "mdma_" << params.x_id << "_" << params.y_id;
183   mdma = new VciMultiDma<vci_param_int>(
184         s_mdma.str().c_str(),
185         params.mt_int,
186         IntTab(cid, NB_PROCS),
187         IntTab(cid, INT_MDMA_TGT_ID),
188         64,
189         NB_DMA_CHANNELS);
190
191   ///////////  Direct LOCAL_XBAR(S)
192   size_t nb_direct_initiators = NB_PROCS + 1;
193   size_t nb_direct_targets    = 4;
194   if (NB_DEBUG_TTY_CHANNELS) {
195      nb_direct_targets++;
196   }
197   if ( is_io_cluster ) {
198      nb_direct_initiators++;
199      nb_direct_targets++;
200   }
201
202   std::ostringstream s_int_xbar_d;
203   s_int_xbar_d << "int_xbar_cmd_d_" << params.x_id << "_" << params.y_id;
204   int_xbar_d = new VciLocalCrossbar<vci_param_int>(
205         s_int_xbar_d.str().c_str(),
206         params.mt_int,
207         cid,
208         nb_direct_initiators,
209         nb_direct_targets,
210         0 );
211
212   std::ostringstream s_int_dspin_ini_wrapper_gate_d;
213   s_int_dspin_ini_wrapper_gate_d
214      << "int_dspin_ini_wrapper_gate_d_" << params.x_id << "_" << params.y_id;
215   int_wi_gate_d = new VciIntDspinInitiatorWrapperType(
216         s_int_dspin_ini_wrapper_gate_d.str().c_str(),
217         X_WIDTH + Y_WIDTH + l_width);
218
219   std::ostringstream s_int_dspin_tgt_wrapper_gate_d;
220   s_int_dspin_tgt_wrapper_gate_d
221      << "int_dspin_tgt_wrapper_gate_d_" << params.x_id << "_" << params.y_id;
222   int_wt_gate_d = new VciIntDspinTargetWrapperType(
223         s_int_dspin_tgt_wrapper_gate_d.str().c_str(),
224         X_WIDTH + Y_WIDTH + l_width);
225
226   ////////////  Coherence LOCAL_XBAR(S)
227   std::ostringstream s_int_xbar_m2p_c;
228   s_int_xbar_m2p_c << "int_xbar_m2p_c_" << params.x_id << "_" << params.y_id;
229   int_xbar_m2p_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
230         s_int_xbar_m2p_c.str().c_str(),
231         params.mt_int,
232         params.x_id, params.y_id,
233         X_WIDTH, Y_WIDTH, l_width,
234         1,
235         NB_PROCS,
236         2, 2,
237         true,
238         false,
239         true);
240
241   std::ostringstream s_int_xbar_p2m_c;
242   s_int_xbar_p2m_c << "int_xbar_p2m_c_" << params.x_id << "_" << params.y_id;
243   int_xbar_p2m_c = new DspinLocalCrossbar<dspin_int_rsp_width>(
244         s_int_xbar_p2m_c.str().c_str(),
245         params.mt_int,
246         params.x_id, params.y_id,
247         X_WIDTH, Y_WIDTH, 0,
248         NB_PROCS,
249         1,
250         2, 2,
251         false,
252         false,
253         false);
254
255   std::ostringstream s_int_xbar_clack_c;
256   s_int_xbar_clack_c << "int_xbar_clack_c_" << params.x_id << "_"
257                                             << params.y_id;
258   int_xbar_clack_c = new DspinLocalCrossbar<dspin_int_cmd_width>(
259         s_int_xbar_clack_c.str().c_str(),
260         params.mt_int,
261         params.x_id, params.y_id,
262         X_WIDTH, Y_WIDTH, l_width,
263         1,
264         NB_PROCS,
265         1, 1,
266         true,
267         false,
268         false);
269
270   //////////////  INT ROUTER(S)
271   std::ostringstream s_int_router_cmd;
272   s_int_router_cmd << "router_cmd_" << params.x_id << "_" << params.y_id;
273   int_router_cmd = new VirtualDspinRouter<dspin_int_cmd_width>(
274         s_int_router_cmd.str().c_str(),
275         params.x_id, params.y_id,
276         X_WIDTH, Y_WIDTH,
277         3,
278         4,4);
279
280   std::ostringstream s_int_router_rsp;
281   s_int_router_rsp << "router_rsp_" << params.x_id << "_" << params.y_id;
282   int_router_rsp = new VirtualDspinRouter<dspin_int_rsp_width>(
283         s_int_router_rsp.str().c_str(),
284         params.x_id, params.y_id,
285         X_WIDTH, Y_WIDTH,
286         2,
287         4,4);
288
289   //////////////  XRAM
290   std::ostringstream s_xram;
291   s_xram << "xram_" << params.x_id << "_" << params.y_id;
292   xram = new VciSimpleRam<vci_param_ext>(
293         s_xram.str().c_str(),
294         IntTab(cid, RAM_XRAM_TGT_ID),
295         params.mt_ext,
296         params.loader,
297         params.xram_latency);
298
299   std::ostringstream s_wt_xram;
300   s_wt_xram << "xram_wt_" << params.x_id << "_" << params.y_id;
301   xram_ram_wt = new VciExtDspinTargetWrapperType(
302         s_wt_xram.str().c_str(),
303         vci_param_int::S);
304
305   /////////////  RAM ROUTER(S)
306   std::ostringstream s_ram_router_cmd;
307   s_ram_router_cmd << "ram_router_cmd_" << params.x_id << "_" << params.y_id;
308   ram_router_cmd = new DspinRouterTsar<dspin_ram_cmd_width>(
309         s_ram_router_cmd.str().c_str(),
310         params.x_id, params.y_id,
311         X_WIDTH, Y_WIDTH,
312         4, 4,
313         is_iob0, is_iob1,
314         false,
315         l_width);
316
317   std::ostringstream s_ram_router_rsp;
318   s_ram_router_rsp << "ram_router_rsp_" << params.x_id << "_" << params.y_id;
319   ram_router_rsp = new DspinRouterTsar<dspin_ram_rsp_width>(
320         s_ram_router_rsp.str().c_str(),
321         params.x_id, params.y_id,
322         X_WIDTH, Y_WIDTH,
323         4, 4,
324         is_iob0, is_iob1,
325         true,
326         l_width);
327
328   ////////////////////// I/O  CLUSTER ONLY ///////////////////////
329   iob        = NULL;
330   iob_ram_wi = NULL;
331   if ( is_io_cluster ) {
332      ///////////  IO_BRIDGE
333      size_t iox_local_id;
334      bool   has_irqs;
335      if ( is_iob0 ) {
336         iox_local_id = 0;
337         has_irqs     = true;
338      }
339      else {
340         iox_local_id = 1;
341         has_irqs     = false;
342      }
343
344      std::ostringstream s_iob;
345      s_iob << "iob_" << params.x_id << "_" << params.y_id;   
346      iob = new VciIoBridge<vci_param_int, vci_param_ext>( 
347            s_iob.str().c_str(),
348            params.mt_ext,
349            params.mt_int,
350            params.mt_iox,
351            IntTab(cid, INT_IOBX_TGT_ID),
352            IntTab(cid, INT_IOBX_INI_ID),
353            IntTab(cid, iox_local_id ),
354            has_irqs,
355            16,
356            8,
357            8,
358            params.debug_start_cycle,
359            params.iob_debug_ok );
360
361      std::ostringstream s_iob_ram_wi;
362      s_iob_ram_wi << "iob_ram_wi_" << params.x_id << "_" << params.y_id;   
363      iob_ram_wi = new VciExtDspinInitiatorWrapperType(
364            s_iob_ram_wi.str().c_str(),
365            vci_param_int::S);
366   }
367
368   ////////////////////////////////////
369   // Connections are defined here
370   ////////////////////////////////////
371
372   // on coherence network : local srcid[proc] in [0...NB_PROCS-1]
373   //                      : local srcid[memc] = NB_PROCS
374   // In cluster_iob0, 32 HWI interrupts from external peripherals
375   // are connected to the XICU ports p_hwi[0:31]
376   // In other clusters, no HWI interrupts are connected to XICU
377
378   //////////////////////// internal CMD & RSP routers
379   int_router_cmd->p_clk    (this->p_clk);
380   int_router_cmd->p_resetn (this->p_resetn);
381   int_router_rsp->p_clk    (this->p_clk);
382   int_router_rsp->p_resetn (this->p_resetn);
383
384   for (int i = 0; i < 4; i++) {
385      for(int k = 0; k < 3; k++) {
386         int_router_cmd->p_out[i][k] (this->p_dspin_int_cmd_out[i][k]);
387         int_router_cmd->p_in[i][k]  (this->p_dspin_int_cmd_in[i][k]);
388      }
389      for(int k = 0; k < 2; k++) {
390         int_router_rsp->p_out[i][k] (this->p_dspin_int_rsp_out[i][k]);
391         int_router_rsp->p_in[i][k]  (this->p_dspin_int_rsp_in[i][k]);
392      }
393   }
394
395   // local ports
396   int_router_cmd->p_out[4][0] (signal_int_dspin_cmd_g2l_d);
397   int_router_cmd->p_out[4][1] (signal_int_dspin_m2p_g2l_c);
398   int_router_cmd->p_out[4][2] (signal_int_dspin_clack_g2l_c);
399   int_router_cmd->p_in[4][0]  (signal_int_dspin_cmd_l2g_d);
400   int_router_cmd->p_in[4][1]  (signal_int_dspin_m2p_l2g_c);
401   int_router_cmd->p_in[4][2]  (signal_int_dspin_clack_l2g_c);
402
403   int_router_rsp->p_out[4][0] (signal_int_dspin_rsp_g2l_d);
404   int_router_rsp->p_out[4][1] (signal_int_dspin_p2m_g2l_c);
405   int_router_rsp->p_in[4][0]  (signal_int_dspin_rsp_l2g_d);
406   int_router_rsp->p_in[4][1]  (signal_int_dspin_p2m_l2g_c);
407
408   ///////////////////// CMD & RSP VCI local crossbar direct
409   int_xbar_d->p_clk             (this->p_clk);
410   int_xbar_d->p_resetn          (this->p_resetn);
411   int_xbar_d->p_initiator_to_up (signal_int_vci_l2g);
412   int_xbar_d->p_target_to_up    (signal_int_vci_g2l);
413
414   int_xbar_d->p_to_target[INT_MEMC_TGT_ID] (signal_int_vci_tgt_memc);
415   int_xbar_d->p_to_target[INT_XICU_TGT_ID] (signal_int_vci_tgt_xicu);
416   int_xbar_d->p_to_target[INT_BROM_TGT_ID] (signal_int_vci_tgt_brom);
417   int_xbar_d->p_to_target[INT_MDMA_TGT_ID] (signal_int_vci_tgt_mdma);
418   if (NB_DEBUG_TTY_CHANNELS) {
419      int_xbar_d->p_to_target[INT_MTTY_TGT_ID] (signal_int_vci_tgt_mtty);
420   }
421   int_xbar_d->p_to_initiator[INT_MDMA_INI_ID] (signal_int_vci_ini_mdma);
422   for (size_t p = 0; p < NB_PROCS; p++) {
423      int_xbar_d->p_to_initiator[INT_PROC_INI_ID + p](
424            signal_int_vci_ini_proc[p]);
425   }
426
427   if ( is_io_cluster ) {
428      int_xbar_d->p_to_target[INT_IOBX_TGT_ID]    (signal_int_vci_tgt_iobx);
429      int_xbar_d->p_to_initiator[INT_IOBX_INI_ID] (signal_int_vci_ini_iobx);
430   }
431
432   int_wi_gate_d->p_clk               (this->p_clk);
433   int_wi_gate_d->p_resetn            (this->p_resetn);
434   int_wi_gate_d->p_vci               (signal_int_vci_l2g);
435   int_wi_gate_d->p_dspin_cmd         (signal_int_dspin_cmd_l2g_d);
436   int_wi_gate_d->p_dspin_rsp         (signal_int_dspin_rsp_g2l_d);
437
438   int_wt_gate_d->p_clk               (this->p_clk);
439   int_wt_gate_d->p_resetn            (this->p_resetn);
440   int_wt_gate_d->p_vci               (signal_int_vci_g2l);
441   int_wt_gate_d->p_dspin_cmd         (signal_int_dspin_cmd_g2l_d);
442   int_wt_gate_d->p_dspin_rsp         (signal_int_dspin_rsp_l2g_d);
443   
444   ////////////////////// M2P DSPIN local crossbar coherence
445   int_xbar_m2p_c->p_clk              (this->p_clk);
446   int_xbar_m2p_c->p_resetn           (this->p_resetn);
447   int_xbar_m2p_c->p_global_out       (signal_int_dspin_m2p_l2g_c);
448   int_xbar_m2p_c->p_global_in        (signal_int_dspin_m2p_g2l_c);
449   int_xbar_m2p_c->p_local_in[0]      (signal_int_dspin_m2p_memc);
450   for (size_t p = 0; p < NB_PROCS; p++) {
451      int_xbar_m2p_c->p_local_out[p] (signal_int_dspin_m2p_proc[p]);
452   }
453
454   ////////////////////////// P2M DSPIN local crossbar coherence
455   int_xbar_p2m_c->p_clk             (this->p_clk);
456   int_xbar_p2m_c->p_resetn          (this->p_resetn);
457   int_xbar_p2m_c->p_global_out      (signal_int_dspin_p2m_l2g_c);
458   int_xbar_p2m_c->p_global_in       (signal_int_dspin_p2m_g2l_c);
459   int_xbar_p2m_c->p_local_out[0]    (signal_int_dspin_p2m_memc);
460   for (size_t p = 0; p < NB_PROCS; p++) {
461      int_xbar_p2m_c->p_local_in[p]   (signal_int_dspin_p2m_proc[p]);
462   }
463                                     
464   ////////////////////// CLACK DSPIN  local crossbar coherence
465   int_xbar_clack_c->p_clk             (this->p_clk);
466   int_xbar_clack_c->p_resetn          (this->p_resetn);
467   int_xbar_clack_c->p_global_out      (signal_int_dspin_clack_l2g_c);
468   int_xbar_clack_c->p_global_in       (signal_int_dspin_clack_g2l_c);
469   int_xbar_clack_c->p_local_in[0]     (signal_int_dspin_clack_memc);
470   for (size_t p = 0; p < NB_PROCS; p++) {
471      int_xbar_clack_c->p_local_out[p] (signal_int_dspin_clack_proc[p]);
472   }
473
474   //////////////////////////////////// Processors
475   for (size_t p = 0; p < NB_PROCS; p++) {
476      proc[p]->p_clk          (this->p_clk);
477      proc[p]->p_resetn       (this->p_resetn);
478      proc[p]->p_vci          (signal_int_vci_ini_proc[p]);
479      proc[p]->p_dspin_m2p    (signal_int_dspin_m2p_proc[p]);
480      proc[p]->p_dspin_p2m    (signal_int_dspin_p2m_proc[p]);
481      proc[p]->p_dspin_clack  (signal_int_dspin_clack_proc[p]);
482      proc[p]->p_irq[0]       (signal_proc_it[p]);
483      for ( size_t j = 1 ; j < 6 ; j++) {
484         proc[p]->p_irq[j]    (signal_false);
485      }
486   }
487
488   ///////////////////////////////////// XICU
489   xicu->p_clk    (this->p_clk);
490   xicu->p_resetn (this->p_resetn);
491   xicu->p_vci    (signal_int_vci_tgt_xicu);
492   for ( size_t p = 0 ; p < NB_PROCS ; p++) {
493      xicu->p_irq[p] (signal_proc_it[p]);
494   }
495   for ( size_t i=0 ; i<32 ; i++) {
496      if ( is_iob0 ) 
497         xicu->p_hwi[i] (*(this->p_irq[i]));
498      else 
499         xicu->p_hwi[i] (signal_false);
500   }                     
501
502   ///////////////////////////////////// MEMC
503   memc->p_clk              (this->p_clk);
504   memc->p_resetn           (this->p_resetn);
505   memc->p_vci_ixr          (signal_ram_vci_ini_memc);
506   memc->p_vci_tgt          (signal_int_vci_tgt_memc);
507   memc->p_dspin_p2m        (signal_int_dspin_p2m_memc);
508   memc->p_dspin_m2p        (signal_int_dspin_m2p_memc);
509   memc->p_dspin_clack      (signal_int_dspin_clack_memc);
510   memc->p_irq              (signal_irq_memc);
511
512   // wrapper to RAM network
513   memc_ram_wi->p_clk       (this->p_clk);
514   memc_ram_wi->p_resetn    (this->p_resetn);
515   memc_ram_wi->p_dspin_cmd (signal_ram_dspin_cmd_memc_i);
516   memc_ram_wi->p_dspin_rsp (signal_ram_dspin_rsp_memc_i);
517   memc_ram_wi->p_vci       (signal_ram_vci_ini_memc);
518
519   //////////////////////////////////// BROM
520   brom->p_clk              (this->p_clk);
521   brom->p_resetn           (this->p_resetn);
522   brom->p_vci              (signal_int_vci_tgt_brom);
523
524   if (NB_DEBUG_TTY_CHANNELS) {
525      //////////////////////////////////// MTTY
526      mtty->p_clk              (this->p_clk);
527      mtty->p_resetn           (this->p_resetn);
528      mtty->p_vci              (signal_int_vci_tgt_mtty);
529
530      for ( size_t i=0 ; i < NB_DEBUG_TTY_CHANNELS ; i++ ) {
531         mtty->p_irq[i] (signal_irq_mtty[i]);
532      }
533   }
534
535   //////////////////////////////////// XRAM
536   xram->p_clk              (this->p_clk);
537   xram->p_resetn           (this->p_resetn);
538   xram->p_vci              (signal_ram_vci_tgt_xram);
539
540   // wrapper to RAM network
541   xram_ram_wt->p_clk       (this->p_clk);
542   xram_ram_wt->p_resetn    (this->p_resetn);
543   xram_ram_wt->p_dspin_cmd (signal_ram_dspin_cmd_xram_t);
544   xram_ram_wt->p_dspin_rsp (signal_ram_dspin_rsp_xram_t);
545   xram_ram_wt->p_vci       (signal_ram_vci_tgt_xram);
546
547   /////////////////////////////////// MDMA
548   mdma->p_clk              (this->p_clk);
549   mdma->p_resetn           (this->p_resetn);
550   mdma->p_vci_target       (signal_int_vci_tgt_mdma);
551   mdma->p_vci_initiator    (signal_int_vci_ini_mdma);
552   for (size_t i = 0 ; i < NB_DMA_CHANNELS ; i++)
553      mdma->p_irq[i]        (signal_irq_mdma[i]);
554
555   //////////////////////////// RAM network CMD & RSP routers
556   ram_router_cmd->p_clk       (this->p_clk);
557   ram_router_cmd->p_resetn    (this->p_resetn);
558   ram_router_rsp->p_clk       (this->p_clk);
559   ram_router_rsp->p_resetn    (this->p_resetn);
560   for( size_t n=0 ; n<4 ; n++) {
561      ram_router_cmd->p_out[n] (this->p_dspin_ram_cmd_out[n]);
562      ram_router_cmd->p_in[n]  (this->p_dspin_ram_cmd_in[n]);
563      ram_router_rsp->p_out[n] (this->p_dspin_ram_rsp_out[n]);
564      ram_router_rsp->p_in[n]  (this->p_dspin_ram_rsp_in[n]);
565   }
566   ram_router_cmd->p_out[4]    (signal_ram_dspin_cmd_xram_t);
567   ram_router_cmd->p_in[4]     (signal_ram_dspin_cmd_memc_i);
568   ram_router_rsp->p_out[4]    (signal_ram_dspin_rsp_memc_i);
569   ram_router_rsp->p_in[4]     (signal_ram_dspin_rsp_xram_t);
570
571   ///////////////////////// IOB exists only in cluster_iob0 & cluster_iob1.
572   if ( is_io_cluster ) {
573      // IO bridge
574      iob->p_clk         (this->p_clk);
575      iob->p_resetn      (this->p_resetn);
576      iob->p_vci_ini_iox (*(this->p_vci_iob_iox_ini));
577      iob->p_vci_tgt_iox (*(this->p_vci_iob_iox_tgt));
578      iob->p_vci_tgt_int (signal_int_vci_tgt_iobx);
579      iob->p_vci_ini_int (signal_int_vci_ini_iobx);
580      iob->p_vci_ini_ram (signal_ram_vci_ini_iobx);
581
582      if ( is_iob0 ) {
583         for ( size_t n = 0 ; n < 32 ; n++ ) {
584            (*iob->p_irq[n]) (*(this->p_irq[n]));
585         }
586      }
587
588      // initiator wrapper to RAM network
589      iob_ram_wi->p_clk       (this->p_clk);
590      iob_ram_wi->p_resetn    (this->p_resetn);
591      iob_ram_wi->p_dspin_cmd (*(this->p_dspin_iob_cmd_out));
592      iob_ram_wi->p_dspin_rsp (*(this->p_dspin_iob_rsp_in));
593      iob_ram_wi->p_vci       (signal_ram_vci_ini_iobx);
594   }
595} // end constructor
596
597tmpl(/**/)::~TsarIobCluster() {
598   if (p_vci_iob_iox_ini)   delete p_vci_iob_iox_ini;
599   if (p_vci_iob_iox_tgt)   delete p_vci_iob_iox_tgt;
600   if (p_dspin_iob_cmd_out) delete p_dspin_iob_cmd_out;
601   if (p_dspin_iob_rsp_in)  delete p_dspin_iob_rsp_in;
602   if (iob)                 delete iob;
603   if (iob_ram_wi)          delete iob_ram_wi;
604
605   for (size_t n = 0 ; n < 32 ; n++) {
606      if (p_irq[n]) delete p_irq[n];
607   }
608
609   for (size_t p = 0; p < NB_PROCS; p++) { 
610      delete proc[p];
611   }
612
613   delete memc;
614   delete memc_ram_wi;
615   delete xicu;
616   delete brom;
617   delete mtty;
618   delete mdma;
619   delete int_xbar_d;
620   delete int_xbar_m2p_c;
621   delete int_xbar_p2m_c;
622   delete int_xbar_clack_c;
623   delete int_router_cmd;
624   delete int_router_rsp;
625   delete xram;
626   delete xram_ram_wt;
627   delete ram_router_cmd;
628   delete ram_router_rsp;
629}
630
631}}
632
633
634// Local Variables:
635// tab-width: 3
636// c-basic-offset: 3
637// c-file-offsets:((innamespace . 0)(inline-open . 0))
638// indent-tabs-mode: nil
639// End:
640
641// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
642
Note: See TracBrowser for help on using the repository browser.