source: branches/reconfiguration/platforms/tsar_generic_iob/top.cpp @ 760

Last change on this file since 760 was 760, checked in by cfuguet, 8 years ago

reconfiguration/tsar_generic_iob: using /dev/null for NIC files

File size: 69.0 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an IO network emulating
9// an external bus (i.e. Hypertransport) to access 7 external peripherals:
10//
11// - FBUF : Frame Buffer
12// - MTTY : multi TTY (one channel)
13// - MNIC : Network controller (up to 2 channels)
14// - CDMA : Chained Buffer DMA controller (up to 4 channels)
15// - BDEV : Dlock Device controler (one channel)
16// - IOPI : HWI to SWI translator.
17//
18// The internal physical address space is 40 bits, and the cluster index
19// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
20// Y is encodes on 4 bits, whatever the actual mesh size.
21// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
22//
23// It contains 3 networks:
24//
25// 1) the "INT" network supports Read/Write transactions
26//    between processors and L2 caches or peripherals.
27//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
28//    It supports also coherence transactions between L1 & L2 caches.
29// 3) the "RAM" network emulates the 3D network between L2 caches
30//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
31//    the two IO bridges and the physical RAMs disributed in all clusters.
32//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
33// 4) the IOX network connects the two IO bridge components to the
34//    7 external peripheral controllers.
35//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
36//
37// The external peripherals HWI IRQs are translated to WTI IRQs by the
38// external IOPIC component, that must be configured by the OS to route
39// these WTI ITQS to one or several internal XICU components.
40// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
41// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
42// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
43// - IOPIC HWI[8]       connected to IRQ_BDEV
44// - IOPIC HWI[9]       connected to IRQ_TTY_RX[0]
45// - IOPIC HWI[31:9]    unused       (grounded)
46//
47// Besides the external peripherals, each cluster contains one XICU component,
48// and one multi channels DMA component.
49// The XICU component is mainly used to handle WTI IRQs, as only 5 HWI IRQs
50// are connected to XICU in each cluster:
51// - IRQ_IN[0] : MMC
52// - IRQ_IN[1] : DMA channel 0
53// - IRQ_IN[2] : DMA channel 1
54// - IRQ_IN[3] : DMA channel 2
55// - IRQ_IN[4] : DMA channel 3
56//
57// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
58// contain an extra IO bridge component. These IOB0 & IOB1 components are
59// connected to the three networks (INT, RAM, IOX).
60//
61// - It uses two dspin_local_crossbar per cluster to implement the
62//   local interconnect correponding to the INT network.
63// - It uses three dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the coherence INT network.
65// - It uses two virtual_dspin_router per cluster to implement
66//   the INT network (routing both the direct and coherence trafic).
67// - It uses two dspin_router per cluster to implement the RAM network.
68// - It uses the vci_cc_vcache_wrapper.
69// - It uses the vci_mem_cache.
70// - It contains one vci_xicu and one vci_multi_dma per cluster.
71// - It contains one vci_simple ram per cluster to model the L3 cache.
72//
73// The TsarIobCluster component is defined in files
74// tsar_iob_cluster.* (with * = cpp, h, sd)
75//
76// The main hardware parameters must be defined in the hard_config.h file :
77// - X_SIZE           : number of clusters in a row
78// - Y_SIZE           : number of clusters in a column
79// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
80// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (must be 1)
81// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
82// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
83// - FBUF_X_SIZE      : width of frame buffer (pixels)
84// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
85// - XCU_NB_INPUTS    : number of HWIs = number of WTIs = number of PTIs
86//
87// Some secondary hardware parameters must be defined in this top.cpp file:
88// - XRAM_LATENCY     : external ram latency
89// - MEMC_WAYS        : L2 cache number of ways
90// - MEMC_SETS        : L2 cache number of sets
91// - L1_IWAYS
92// - L1_ISETS
93// - L1_DWAYS
94// - L1_DSETS
95// - BDEV_IMAGE_NAME  : file pathname for block device
96// - NIC_RX_NAME      : file pathname for NIC received packets
97// - NIC_TX_NAME      : file pathname for NIC transmited packets
98// - NIC_TIMEOUT      : max number of cycles before closing a container
99//
100// General policy for 40 bits physical address decoding:
101// All physical segments base addresses are multiple of 1 Mbytes
102// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
103// The (x_width + y_width) MSB bits (left aligned) define
104// the cluster index, and the LADR bits define the local index:
105//      |X_ID|Y_ID|  LADR  |     OFFSET          |
106//      |  4 |  4 |   8    |       24            |
107//
108// General policy for 14 bits SRCID decoding:
109// Each component is identified by (x_id, y_id, l_id) tuple.
110//      |X_ID|Y_ID| L_ID |
111//      |  4 |  4 |  6   |
112/////////////////////////////////////////////////////////////////////////
113
114#include <systemc>
115#include <sys/time.h>
116#include <iostream>
117#include <sstream>
118#include <cstdlib>
119#include <cstdarg>
120#include <climits>
121#include <stdint.h>
122
123#include "gdbserver.h"
124#include "mapping_table.h"
125
126#include "tsar_iob_cluster.h"
127#include "vci_chbuf_dma.h"
128#include "vci_multi_tty.h"
129#include "vci_multi_nic.h"
130#include "vci_simple_rom.h"
131#include "vci_block_device_tsar.h"
132#include "vci_framebuffer.h"
133#include "vci_iox_network.h"
134#include "vci_iox_network.h"
135#include "vci_iopic.h"
136
137#include "alloc_elems.h"
138
139///////////////////////////////////////////////////
140//      OS
141///////////////////////////////////////////////////
142#define USE_ALMOS 0
143
144#define almos_bootloader_pathname "bootloader.bin"
145#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
146#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
147
148///////////////////////////////////////////////////
149//               Parallelisation
150///////////////////////////////////////////////////
151#define USE_OPENMP               0
152
153#if USE_OPENMP
154#include <omp.h>
155#endif
156
157///////////////////////////////////////////////////////////
158//          DSPIN parameters
159///////////////////////////////////////////////////////////
160
161#define dspin_int_cmd_width   39
162#define dspin_int_rsp_width   32
163
164#define dspin_ram_cmd_width   64
165#define dspin_ram_rsp_width   64
166
167///////////////////////////////////////////////////////////
168//         VCI fields width  for the 3 VCI networks
169///////////////////////////////////////////////////////////
170
171#define vci_cell_width_int    4
172#define vci_cell_width_ext    8
173
174#define vci_plen_width        8
175#define vci_address_width     40
176#define vci_rerror_width      1
177#define vci_clen_width        1
178#define vci_rflag_width       1
179#define vci_srcid_width       14
180#define vci_pktid_width       4
181#define vci_trdid_width       4
182#define vci_wrplen_width      1
183
184////////////////////////////////////////////////////////////
185//    Main Hardware Parameters values
186//////////////////////i/////////////////////////////////////
187
188#include "hard_config.h"
189
190////////////////////////////////////////////////////////////
191//    Secondary Hardware Parameters values
192//////////////////////i/////////////////////////////////////
193
194#define XMAX                  X_SIZE
195#define YMAX                  Y_SIZE
196
197#define XRAM_LATENCY          0
198
199#define MEMC_WAYS             16
200#define MEMC_SETS             256
201
202#define L1_IWAYS              4
203#define L1_ISETS              64
204
205#define L1_DWAYS              4
206#define L1_DSETS              64
207
208#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
209
210#define NIC_RX_NAME           "/dev/null"
211#define NIC_TX_NAME           "/dev/null"
212#define NIC_TIMEOUT           10000
213
214#define NORTH                 0
215#define SOUTH                 1
216#define EAST                  2
217#define WEST                  3
218
219#define cluster(x,y)   ((y) + ((x) << 4))
220
221////////////////////////////////////////////////////////////
222//    Software to be loaded in ROM & RAM
223//////////////////////i/////////////////////////////////////
224
225#define BOOT_SOFT_NAME        "../../softs/tsar_boot/preloader.elf"
226
227////////////////////////////////////////////////////////////
228//     DEBUG Parameters default values
229//////////////////////i/////////////////////////////////////
230
231#define MAX_FROZEN_CYCLES     200000
232
233/////////////////////////////////////////////////////////
234//    Physical segments definition
235/////////////////////////////////////////////////////////
236
237// All physical segments base addresses and sizes are defined
238// in the hard_config.h file. For replicated segments, the
239// base address is incremented by a cluster offset:
240// offset  = cluster(x,y) << (address_width-x_width-y_width);
241
242////////////////////////////////////////////////////////////////////////
243//          SRCID definition
244////////////////////////////////////////////////////////////////////////
245// All initiators are in the same indexing space (14 bits).
246// The SRCID is structured in two fields:
247// - The 10 MSB bits define the cluster index (left aligned)
248// - The 4  LSB bits define the local index.
249// Two different initiators cannot have the same SRCID, but a given
250// initiator can have two alias SRCIDs:
251// - Internal initiators (procs, mdma) are replicated in all clusters,
252//   and each initiator has one single SRCID.
253// - External initiators (bdev, cdma) are not replicated, but can be
254//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
255//   They have the same local index, but two different cluster indexes.
256//
257// As cluster_iob0 and cluster_iob1 contain both internal initiators
258// and external initiators, they must have different local indexes.
259// Consequence: For a local interconnect, the INI_ID port index
260// is NOT equal to the SRCID local index, and the local interconnect
261// must make a translation: SRCID => INI_ID
262////////////////////////////////////////////////////////////////////////
263
264#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
265#define MDMA_LOCAL_SRCID             0x8
266#define IOBX_LOCAL_SRCID             0x9
267#define MEMC_LOCAL_SRCID             0xA
268#define CDMA_LOCAL_SRCID             0xB
269#define BDEV_LOCAL_SRCID             0xC
270#define IOPI_LOCAL_SRCID             0xD
271
272///////////////////////////////////////////////////////////////////////
273//     TGT_ID and INI_ID port indexing for INT local interconnect
274///////////////////////////////////////////////////////////////////////
275
276#define INT_MEMC_TGT_ID              0
277#define INT_XICU_TGT_ID              1
278#define INT_MDMA_TGT_ID              2
279#define INT_BROM_TGT_ID              3
280#define INT_IOBX_TGT_ID              4
281
282#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
283#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
284#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
285
286///////////////////////////////////////////////////////////////////////
287//     TGT_ID and INI_ID port indexing for RAM local interconnect
288///////////////////////////////////////////////////////////////////////
289
290#define RAM_XRAM_TGT_ID              0
291
292#define RAM_MEMC_INI_ID              0
293#define RAM_IOBX_INI_ID              1
294
295///////////////////////////////////////////////////////////////////////
296//     TGT_ID and INI_ID port indexing for I0X local interconnect
297///////////////////////////////////////////////////////////////////////
298
299#define IOX_FBUF_TGT_ID              0
300#define IOX_BDEV_TGT_ID              1
301#define IOX_MNIC_TGT_ID              2
302#define IOX_CDMA_TGT_ID              3
303#define IOX_MTTY_TGT_ID              4
304#define IOX_IOPI_TGT_ID              5
305#define IOX_IOB0_TGT_ID              6
306#define IOX_IOB1_TGT_ID              7
307
308#define IOX_BDEV_INI_ID              0
309#define IOX_CDMA_INI_ID              1
310#define IOX_IOPI_INI_ID              2
311#define IOX_IOB0_INI_ID              3
312#define IOX_IOB1_INI_ID              4
313
314////////////////////////////////////////////////////////////////////////
315int _main(int argc, char *argv[])
316////////////////////////////////////////////////////////////////////////
317{
318   using namespace sc_core;
319   using namespace soclib::caba;
320   using namespace soclib::common;
321
322
323   char     soft_name[256]   = BOOT_SOFT_NAME;             // pathname: binary code
324   size_t   ncycles          = UINT_MAX;                   // simulated cycles
325   char     disk_name[256]   = BDEV_IMAGE_NAME;            // pathname: disk image
326   char     nic_rx_name[256] = NIC_RX_NAME;                // pathname: rx packets file
327   char     nic_tx_name[256] = NIC_TX_NAME;                // pathname: tx packets file
328   ssize_t  threads_nr       = 1;                          // simulator's threads number
329   bool     debug_ok         = false;                      // trace activated
330   size_t   debug_period     = 1;                          // trace period
331   size_t   debug_memc_id    = 0xFFFFFFFF;                 // index of traced memc
332   size_t   debug_proc_id    = 0xFFFFFFFF;                 // index of traced proc
333   size_t   debug_xram_id    = 0xFFFFFFFF;                 // index of traced xram
334   bool     debug_iob        = false;                      // trace iob0 & iob1 when true
335   uint32_t debug_from       = 0;                          // trace start cycle
336   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;          // monitoring frozen processor
337   size_t   cluster_iob0     = cluster(0,0);               // cluster containing IOB0
338   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);     // cluster containing IOB1
339   size_t   x_width          = 4;                          // at most 256 clusters
340   size_t   y_width          = 4;                          // at most 256 clusters
341
342   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
343   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
344
345   ////////////// command line arguments //////////////////////
346   if (argc > 1)
347   {
348      for (int n = 1; n < argc; n = n + 2)
349      {
350         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
351         {
352            ncycles = strtol(argv[n+1], NULL, 0);
353         }
354         else if ((strcmp(argv[n],"-SOFT") == 0) && (n+1<argc) )
355         {
356            strcpy(soft_name, argv[n+1]);
357         }
358         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
359         {
360            debug_ok = true;
361            debug_from = strtol(argv[n+1], NULL, 0);
362         }
363         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
364         {
365            strcpy(disk_name, argv[n+1]);
366         }
367         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
368         {
369            debug_memc_id = strtol(argv[n+1], NULL, 0);
370            size_t x = debug_memc_id >> 4;
371            size_t y = debug_memc_id & 0xF;
372            if( (x>=XMAX) || (y>=YMAX) )
373            {
374                std::cout << "MEMCID parameter does'nt fit XMAX/YMAX" << std::endl;
375                exit(0);
376            }
377         }
378         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
379         {
380            debug_xram_id = strtol(argv[n+1], NULL, 0);
381            size_t x = debug_xram_id >> 4;
382            size_t y = debug_xram_id & 0xF;
383            if( (x>=XMAX) || (y>=YMAX) )
384            {
385                std::cout << "XRAMID parameter does'nt fit XMAX/YMAX" << std::endl;
386                exit(0);
387            }
388         }
389         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
390         {
391            debug_iob = strtol(argv[n+1], NULL, 0);
392         }
393         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
394         {
395            debug_proc_id     = strtol(argv[n+1], NULL, 0);
396            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
397            size_t x          = cluster_xy >> 4;
398            size_t y          = cluster_xy & 0xF;
399            if( (x>=XMAX) || (y>=YMAX) )
400            {
401                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
402                exit(0);
403            }
404         }
405         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
406         {
407            threads_nr = strtol(argv[n+1], NULL, 0);
408            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
409         }
410         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
411         {
412            frozen_cycles = strtol(argv[n+1], NULL, 0);
413         }
414         else if ((strcmp(argv[n], "-PERIOD") == 0) && (n+1 < argc))
415         {
416            debug_period = strtol(argv[n+1], NULL, 0);
417         }
418         else
419         {
420            std::cout << "   Arguments are (key,value) couples." << std::endl;
421            std::cout << "   The order is not important." << std::endl;
422            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
423            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
424            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
425            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
426            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
427            std::cout << "     -THREADS simulator's threads number" << std::endl;
428            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
429            std::cout << "     -PERIOD number_of_cycles between trace" << std::endl;
430            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
431            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
432            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
433            std::cout << "     -IOB    non_zero_value" << std::endl;
434            exit(0);
435         }
436      }
437   }
438
439   // Activate Distributed Boot (set by environment variable)
440   // When this is activated, every processor boots with its instruction and data
441   // physical address extension register initialized to its cluster index
442   // (X_LOCAL, Y_LOCAL). To support this feature, a distributed ROM is
443   // implemented in each cluster.
444
445   const bool distributed_boot = (getenv("DISTRIBUTED_BOOT") != NULL);
446
447   // checking hardware parameters
448   assert( (XMAX <= 16) and
449           "The XMAX parameter cannot be larger than 16" );
450
451   assert( (YMAX <= 16) and
452           "The YMAX parameter cannot be larger than 16" );
453
454   assert( (NB_PROCS_MAX <= 8) and
455           "The NB_PROCS_MAX parameter cannot be larger than 8" );
456
457   assert( (NB_DMA_CHANNELS <= 4) and
458           "The NB_DMA_CHANNELS parameter cannot be larger than 4" );
459
460   assert( (NB_TTY_CHANNELS == 1) and
461           "The NB_TTY_CHANNELS parameter must be 1" );
462
463   assert( (NB_NIC_CHANNELS == 2) and
464           "The NB_NIC_CHANNELS parameter must be 2" );
465
466   std::cout << std::endl << std::dec
467             << " - XMAX            = " << XMAX << std::endl
468             << " - YMAX            = " << YMAX << std::endl
469             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX <<  std::endl
470             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
471             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
472             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
473             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
474             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
475             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
476             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
477             << " - DIST_BOOT       = " << distributed_boot << std::endl
478             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
479             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
480             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
481
482   std::cout << std::endl;
483
484#if USE_OPENMP
485   omp_set_dynamic(false);
486   omp_set_num_threads(threads_nr);
487   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
488#endif
489
490   // Define VciParams objects
491   typedef soclib::caba::VciParams<vci_cell_width_int,
492                                   vci_plen_width,
493                                   vci_address_width,
494                                   vci_rerror_width,
495                                   vci_clen_width,
496                                   vci_rflag_width,
497                                   vci_srcid_width,
498                                   vci_pktid_width,
499                                   vci_trdid_width,
500                                   vci_wrplen_width> vci_param_int;
501
502   typedef soclib::caba::VciParams<vci_cell_width_ext,
503                                   vci_plen_width,
504                                   vci_address_width,
505                                   vci_rerror_width,
506                                   vci_clen_width,
507                                   vci_rflag_width,
508                                   vci_srcid_width,
509                                   vci_pktid_width,
510                                   vci_trdid_width,
511                                   vci_wrplen_width> vci_param_ext;
512
513   /////////////////////////////////////////////////////////////////////
514   // INT network mapping table
515   // - two levels address decoding for commands
516   // - two levels srcid decoding for responses
517   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
518   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
519   /////////////////////////////////////////////////////////////////////
520   MappingTable maptab_int( vci_address_width,
521                            IntTab(x_width + y_width, 16 - x_width - y_width),
522                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
523                            0x00FF000000);
524
525   for (size_t x = 0; x < XMAX; x++)
526   {
527      for (size_t y = 0; y < YMAX; y++)
528      {
529         uint64_t offset = ((uint64_t)cluster(x,y))
530                              << (vci_address_width-x_width-y_width);
531         bool config    = true;
532         bool cacheable = true;
533
534         // the four following segments are defined in all clusters
535
536         std::ostringstream    smemc_conf;
537         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
538         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
539                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
540
541         std::ostringstream    smemc_xram;
542         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
543         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
544                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
545
546         std::ostringstream    sxicu;
547         sxicu << "int_seg_xicu_" << x << "_" << y;
548         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
549                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
550
551         std::ostringstream    smdma;
552         smdma << "int_seg_mdma_" << x << "_" << y;
553         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
554                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
555
556         std::ostringstream    sbrom;
557         sbrom << "int_seg_brom_" << x << "_" << y;
558         maptab_int.add(Segment(sbrom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
559                     IntTab(cluster(x,y), INT_BROM_TGT_ID), cacheable));
560
561         // the following segments are only defined in cluster_iob0 or in cluster_iob1
562
563         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
564         {
565            std::ostringstream    siobx;
566            siobx << "int_seg_iobx_" << x << "_" << y;
567            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
568                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
569
570            std::ostringstream    stty;
571            stty << "int_seg_mtty_" << x << "_" << y;
572            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
573                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
574
575            std::ostringstream    sfbf;
576            sfbf << "int_seg_fbuf_" << x << "_" << y;
577            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
578                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
579
580            std::ostringstream    sbdv;
581            sbdv << "int_seg_bdev_" << x << "_" << y;
582            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
583                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
584
585            std::ostringstream    snic;
586            snic << "int_seg_mnic_" << x << "_" << y;
587            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
588                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
589
590            std::ostringstream    sdma;
591            sdma << "int_seg_cdma_" << x << "_" << y;
592            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
593                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
594
595            std::ostringstream    spic;
596            spic << "int_seg_iopi_" << x << "_" << y;
597            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
598                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
599         }
600
601         // This define the mapping between the SRCIDs
602         // and the port index on the local interconnect.
603
604         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
605                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
606
607         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
608                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
609
610         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
611                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
612
613         for ( size_t p = 0 ; p < NB_PROCS_MAX ; p++ )
614         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
615                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
616      }
617   }
618   std::cout << "INT network " << maptab_int << std::endl;
619
620    /////////////////////////////////////////////////////////////////////////
621    // RAM network mapping table
622    // - two levels address decoding for commands
623    // - two levels srcid decoding for responses
624    // - 2 local initiators (MEMC, IOBX) per cluster
625    //   (IOBX component only in cluster_iob0 and cluster_iob1)
626    // - 1 local target (XRAM) per cluster
627    ////////////////////////////////////////////////////////////////////////
628    MappingTable maptab_ram( vci_address_width,
629                             IntTab(x_width+y_width, 0),
630                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
631                             0x00FF000000);
632
633    for (size_t x = 0; x < XMAX; x++)
634    {
635        for (size_t y = 0; y < YMAX ; y++)
636        {
637            uint64_t offset = ((uint64_t)cluster(x,y))
638                                << (vci_address_width-x_width-y_width);
639
640            std::ostringstream sxram;
641            sxram << "ext_seg_xram_" << x << "_" << y;
642            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
643                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
644        }
645    }
646
647    // This define the mapping between the initiators SRCID
648    // and the port index on the RAM local interconnect.
649    // External initiator have two alias SRCID (iob0 / iob1)
650
651    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
652                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
653
654    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
655                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
656
657    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
658                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
659
660    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
661                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
662
663    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
664                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
665
666    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
667                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
668
669    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
670                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
671
672    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
673                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
674
675    std::cout << "RAM network " << maptab_ram << std::endl;
676
677    ///////////////////////////////////////////////////////////////////////
678    // IOX network mapping table
679    // - two levels address decoding for commands (9, 7) bits
680    // - two levels srcid decoding for responses
681    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
682    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
683    //
684    // Address bit 32 is used to determine if a command must be routed to
685    // IOB0 or IOB1.
686    ///////////////////////////////////////////////////////////////////////
687    MappingTable maptab_iox(
688          vci_address_width,
689          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
690          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
691          0x00FF000000);
692
693    // External peripherals segments
694    // When there is more than one cluster, external peripherals can be accessed
695    // through two segments, depending on the used IOB (IOB0 or IOB1).
696
697    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
698       << (vci_address_width - x_width - y_width);
699
700    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
701                   IntTab(0, IOX_MTTY_TGT_ID), false));
702    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
703                   IntTab(0, IOX_FBUF_TGT_ID), false));
704    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
705                   IntTab(0, IOX_BDEV_TGT_ID), false));
706    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
707                   IntTab(0, IOX_MNIC_TGT_ID), false));
708    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
709                   IntTab(0, IOX_CDMA_TGT_ID), false));
710    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
711                   IntTab(0, IOX_IOPI_TGT_ID), false));
712
713    if ( cluster_iob0 != cluster_iob1 )
714    {
715       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
716          << (vci_address_width - x_width - y_width);
717
718        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
719                   IntTab(0, IOX_MTTY_TGT_ID), false));
720        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
721                   IntTab(0, IOX_FBUF_TGT_ID), false));
722        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
723                   IntTab(0, IOX_BDEV_TGT_ID), false));
724        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
725                   IntTab(0, IOX_MNIC_TGT_ID), false));
726        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
727                   IntTab(0, IOX_CDMA_TGT_ID), false));
728        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
729                   IntTab(0, IOX_IOPI_TGT_ID), false));
730    }
731
732    // If there is more than one cluster, external peripherals
733    // can access RAM through two segments (IOB0 / IOB1).
734    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
735    // and the choice depends on address bit A[32].
736    for (size_t x = 0; x < XMAX; x++)
737    {
738        for (size_t y = 0; y < YMAX ; y++)
739        {
740            const bool wti       = true;
741            const bool cacheable = true;
742
743            const uint64_t offset = ((uint64_t)cluster(x,y))
744                << (vci_address_width-x_width-y_width);
745
746            const uint64_t xicu_base = SEG_XCU_BASE + offset;
747
748            if ( (y & 0x1) == 0 ) // use IOB0
749            {
750                std::ostringstream sxcu0;
751                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
752                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
753                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
754
755                std::ostringstream siob0;
756                siob0 << "iox_seg_ram0_" << x << "_" << y;
757                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
758                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
759            }
760            else                  // USE IOB1
761            {
762                std::ostringstream sxcu1;
763                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
764                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
765                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
766
767                std::ostringstream siob1;
768                siob1 << "iox_seg_ram1_" << x << "_" << y;
769                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
770                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
771            }
772        }
773    }
774
775    // This define the mapping between the external initiators (SRCID)
776    // and the port index on the IOX local interconnect.
777
778    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
779                          IntTab( 0, IOX_CDMA_INI_ID  ) );
780    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
781                          IntTab( 0, IOX_BDEV_INI_ID  ) );
782    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
783                          IntTab( 0, IOX_IOPI_INI_ID  ) );
784    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
785                          IntTab( 0, IOX_IOB0_INI_ID  ) );
786
787    if ( cluster_iob0 != cluster_iob1 )
788    {
789        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
790                              IntTab( 0, IOX_IOB1_INI_ID ) );
791    }
792
793    std::cout << "IOX network " << maptab_iox << std::endl;
794
795    ////////////////////
796    // Signals
797    ///////////////////
798
799    sc_clock                          signal_clk("clk");
800    sc_signal<bool>                   signal_resetn("resetn");
801
802    sc_signal<bool>                   signal_irq_false;
803    sc_signal<bool>                   signal_irq_bdev;
804    sc_signal<bool>                   signal_irq_mtty_rx;
805    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
806    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
807    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
808
809    // VCI signals for IOX network
810    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
811    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
812    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
813    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
814    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
815
816    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
817    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
818    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
819    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
820    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
821    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
822    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
823    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
824
825   // Horizontal inter-clusters INT network DSPIN
826   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
827      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX, 3);
828   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
829      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX, 3);
830   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
831      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX, 2);
832   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
833      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX, 2);
834
835   // Vertical inter-clusters INT network DSPIN
836   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
837      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1, 3);
838   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
839      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1, 3);
840   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
841      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1, 2);
842   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
843      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1, 2);
844
845   // Mesh boundaries INT network DSPIN
846   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
847      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4, 3);
848   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
849      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4, 3);
850   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
851      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4, 2);
852   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
853      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4, 2);
854
855
856   // Horizontal inter-clusters RAM network DSPIN
857   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
858      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
859   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
860      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
861   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
862      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
863   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
864      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
865
866   // Vertical inter-clusters RAM network DSPIN
867   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
868      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
869   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
870      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
871   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
872      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
873   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
874      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
875
876   // Mesh boundaries RAM network DSPIN
877   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
878      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
879   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
880      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
881   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
882      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
883   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
884      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
885
886   ////////////////////////////
887   //      Loader
888   ////////////////////////////
889
890#if USE_ALMOS
891   soclib::common::Loader loader(almos_bootloader_pathname,
892                                 almos_archinfo_pathname,
893                                 almos_kernel_pathname);
894#else
895   soclib::common::Loader loader(soft_name);
896#endif
897
898   // initialize memory with a value different than 0 (expose software errors
899   // dues to uninitialized data)
900   loader.memory_default(0xA0);
901
902   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
903   proc_iss::set_loader(loader);
904
905   ////////////////////////////////////////
906   //  Instanciated Hardware Components
907   ////////////////////////////////////////
908
909   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
910
911   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
912   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 8 : 7;
913
914   // IOX network
915   VciIoxNetwork<vci_param_ext>* iox_network;
916   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
917                                                   maptab_iox,
918                                                   nb_iox_targets,
919                                                   nb_iox_initiators );
920
921   // Network Controller
922   VciMultiNic<vci_param_ext>*  mnic;
923   mnic = new VciMultiNic<vci_param_ext>( "mnic",
924                                          IntTab(0, IOX_MNIC_TGT_ID),
925                                          maptab_iox,
926                                          NB_NIC_CHANNELS,
927                                          0,           // mac_4 address
928                                          0,           // mac_2 address
929                                          nic_rx_name,
930                                          nic_tx_name);
931
932   // Frame Buffer
933   VciFrameBuffer<vci_param_ext>*  fbuf;
934   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
935                                             IntTab(0, IOX_FBUF_TGT_ID),
936                                             maptab_iox,
937                                             FBUF_X_SIZE, FBUF_Y_SIZE );
938
939   // Block Device
940   // for AHCI
941   // std::vector<std::string> filenames;
942   // filenames.push_back(disk_name);            // one single disk
943   VciBlockDeviceTsar<vci_param_ext>*  bdev;
944   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
945                                                  maptab_iox,
946                                                  IntTab(0, BDEV_LOCAL_SRCID),
947                                                  IntTab(0, IOX_BDEV_TGT_ID),
948                                                  disk_name,
949                                                  512,        // block size
950                                                  64,         // burst size (bytes)
951                                                  0 );        // disk latency
952
953   // Chained Buffer DMA controller
954   VciChbufDma<vci_param_ext>*  cdma;
955   cdma = new VciChbufDma<vci_param_ext>( "cdma",
956                                          maptab_iox,
957                                          IntTab(0, CDMA_LOCAL_SRCID),
958                                          IntTab(0, IOX_CDMA_TGT_ID),
959                                          64,          // burst size (bytes)
960                                          2*NB_NIC_CHANNELS );
961   // Multi-TTY controller
962   std::vector<std::string> vect_names;
963   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
964   {
965      std::ostringstream term_name;
966         term_name <<  "term" << tid;
967         vect_names.push_back(term_name.str().c_str());
968      }
969      VciMultiTty<vci_param_ext>*  mtty;
970      mtty = new VciMultiTty<vci_param_ext>( "mtty",
971                                             IntTab(0, IOX_MTTY_TGT_ID),
972                                             maptab_iox,
973                                             vect_names);
974
975   // IOPIC
976   VciIopic<vci_param_ext>* iopi;
977   iopi = new VciIopic<vci_param_ext>( "iopi",
978                                       maptab_iox,
979                                       IntTab(0, IOPI_LOCAL_SRCID),
980                                       IntTab(0, IOX_IOPI_TGT_ID),
981                                       32 );        // number of input HWI
982
983   // Clusters
984   TsarIobCluster<vci_param_int,
985                  vci_param_ext,
986                  dspin_int_cmd_width,
987                  dspin_int_rsp_width,
988                  dspin_ram_cmd_width,
989                  dspin_ram_rsp_width>* clusters[XMAX][YMAX];
990
991#if USE_OPENMP
992#pragma omp parallel
993    {
994#pragma omp for
995#endif
996        for(size_t i = 0; i  < (XMAX * YMAX); i++)
997        {
998            size_t x = i / YMAX;
999            size_t y = i % YMAX;
1000
1001#if USE_OPENMP
1002#pragma omp critical
1003            {
1004#endif
1005            std::cout << std::endl;
1006            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1007            std::cout << std::endl;
1008
1009            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1010            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1011            const bool is_io_cluster = is_iob0 || is_iob1;
1012
1013            const int iox_iob_ini_id = is_iob0 ?
1014                IOX_IOB0_INI_ID :
1015                IOX_IOB1_INI_ID ;
1016            const int iox_iob_tgt_id = is_iob0 ?
1017                IOX_IOB0_TGT_ID :
1018                IOX_IOB1_TGT_ID ;
1019
1020            std::ostringstream sc;
1021            sc << "cluster_" << x << "_" << y;
1022            clusters[x][y] = new TsarIobCluster<vci_param_int,
1023                                                vci_param_ext,
1024                                                dspin_int_cmd_width,
1025                                                dspin_int_rsp_width,
1026                                                dspin_ram_cmd_width,
1027                                                dspin_ram_rsp_width>
1028            (
1029                sc.str().c_str(),
1030                NB_PROCS_MAX,
1031                NB_DMA_CHANNELS,
1032                x,
1033                y,
1034                XMAX,
1035                YMAX,
1036
1037                maptab_int,
1038                maptab_ram,
1039                maptab_iox,
1040
1041                x_width,
1042                y_width,
1043                vci_srcid_width - x_width - y_width,            // l_id width,
1044
1045                INT_MEMC_TGT_ID,
1046                INT_XICU_TGT_ID,
1047                INT_MDMA_TGT_ID,
1048                INT_BROM_TGT_ID,
1049                INT_IOBX_TGT_ID,
1050
1051                INT_PROC_INI_ID,
1052                INT_MDMA_INI_ID,
1053                INT_IOBX_INI_ID,
1054
1055                RAM_XRAM_TGT_ID,
1056
1057                RAM_MEMC_INI_ID,
1058                RAM_IOBX_INI_ID,
1059
1060                is_io_cluster,
1061                iox_iob_tgt_id,
1062                iox_iob_ini_id,
1063
1064                MEMC_WAYS,
1065                MEMC_SETS,
1066                L1_IWAYS,
1067                L1_ISETS,
1068                L1_DWAYS,
1069                L1_DSETS,
1070                XRAM_LATENCY,
1071                XCU_NB_INPUTS,
1072
1073                distributed_boot,
1074
1075                loader,
1076
1077                frozen_cycles,
1078                debug_from,
1079                debug_ok and (cluster(x,y) == debug_memc_id),
1080                debug_ok and (cluster(x,y) == debug_proc_id),
1081                debug_ok and debug_iob
1082            );
1083
1084#if USE_OPENMP
1085            } // end critical
1086#endif
1087        } // end for
1088#if USE_OPENMP
1089    }
1090#endif
1091
1092    std::cout << std::endl;
1093
1094    ///////////////////////////////////////////////////////////////////////////////
1095    //     Net-list
1096    ///////////////////////////////////////////////////////////////////////////////
1097
1098    // IOX network connexion
1099    iox_network->p_clk                                   (signal_clk);
1100    iox_network->p_resetn                                (signal_resetn);
1101    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1102    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1103    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1104    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1105
1106    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1107    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1108    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1109    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1110    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1111    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1112    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1113
1114    if (cluster_iob0 != cluster_iob1)
1115    {
1116        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1117        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1118    }
1119
1120    // BDEV connexion
1121    bdev->p_clk                                          (signal_clk);
1122    bdev->p_resetn                                       (signal_resetn);
1123    bdev->p_irq                                          (signal_irq_bdev);
1124    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1125    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1126
1127    std::cout << "  - BDEV connected" << std::endl;
1128
1129    // FBUF connexion
1130    fbuf->p_clk                                          (signal_clk);
1131    fbuf->p_resetn                                       (signal_resetn);
1132    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1133
1134    std::cout << "  - FBUF connected" << std::endl;
1135
1136    // MNIC connexion
1137    mnic->p_clk                                          (signal_clk);
1138    mnic->p_resetn                                       (signal_resetn);
1139    mnic->p_vci                                          (signal_vci_tgt_mnic);
1140    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1141    {
1142         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1143         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1144    }
1145
1146    std::cout << "  - MNIC connected" << std::endl;
1147
1148    // MTTY connexion
1149    mtty->p_clk                                          (signal_clk);
1150    mtty->p_resetn                                       (signal_resetn);
1151    mtty->p_vci                                          (signal_vci_tgt_mtty);
1152    mtty->p_irq[0]                                       (signal_irq_mtty_rx);
1153
1154    std::cout << "  - MTTY connected" << std::endl;
1155
1156    // CDMA connexion
1157    cdma->p_clk                                          (signal_clk);
1158    cdma->p_resetn                                       (signal_resetn);
1159    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1160    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1161    for ( size_t i=0 ; i<(NB_NIC_CHANNELS*2) ; i++)
1162    {
1163        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1164    }
1165
1166    std::cout << "  - CDMA connected" << std::endl;
1167
1168    // IOPI connexion
1169    iopi->p_clk                                          (signal_clk);
1170    iopi->p_resetn                                       (signal_resetn);
1171    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1172    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1173    for ( size_t i=0 ; i<32 ; i++)
1174    {
1175       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1176       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1177       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1178       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1179       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1180       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1181       else if(i == 8)                 iopi->p_hwi[i] (signal_irq_bdev);
1182       else if(i == 9)                 iopi->p_hwi[i] (signal_irq_mtty_rx);
1183       else                            iopi->p_hwi[i] (signal_irq_false);
1184    }
1185
1186    std::cout << "  - IOPIC connected" << std::endl;
1187
1188
1189    // IOB0 cluster connexion to IOX network
1190    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1191    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1192
1193    // IOB1 cluster connexion to IOX network
1194    // (only when there is more than 1 cluster)
1195    if ( cluster_iob0 != cluster_iob1 )
1196    {
1197        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1198        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1199    }
1200
1201    // All clusters Clock & RESET connexions
1202    for ( size_t x = 0; x < (XMAX); x++ )
1203    {
1204        for (size_t y = 0; y < YMAX; y++)
1205        {
1206            clusters[x][y]->p_clk     (signal_clk);
1207            clusters[x][y]->p_resetn  (signal_resetn);
1208        }
1209    }
1210
1211   // Inter Clusters horizontal connections
1212   if (XMAX > 1)
1213   {
1214      for (size_t x = 0; x < (XMAX-1); x++)
1215      {
1216         for (size_t y = 0; y < YMAX; y++)
1217         {
1218            for (size_t k = 0; k < 3; k++)
1219            {
1220               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1221               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1222               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1223               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1224            }
1225
1226            for (size_t k = 0; k < 2; k++)
1227            {
1228               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1229               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1230               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1231               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1232            }
1233
1234            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1235            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1236            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1237            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1238            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1239            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1240            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1241            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1242         }
1243      }
1244   }
1245
1246   std::cout << std::endl << "Horizontal connections established" << std::endl;
1247
1248   // Inter Clusters vertical connections
1249   if (YMAX > 1)
1250   {
1251      for (size_t y = 0; y < (YMAX-1); y++)
1252      {
1253         for (size_t x = 0; x < XMAX; x++)
1254         {
1255            for (size_t k = 0; k < 3; k++)
1256            {
1257               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1258               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1259               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1260               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1261            }
1262
1263            for (size_t k = 0; k < 2; k++)
1264            {
1265               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1266               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1267               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1268               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1269            }
1270
1271            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1272            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1273            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1274            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1275            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1276            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1277            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1278            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1279         }
1280      }
1281   }
1282
1283   std::cout << "Vertical connections established" << std::endl;
1284
1285   // East & West boundary cluster connections
1286   for (size_t y = 0; y < YMAX; y++)
1287   {
1288      for (size_t k = 0; k < 3; k++)
1289      {
1290         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1291         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1292         clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST][k]     (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST][k]);
1293         clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST][k]    (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST][k]);
1294      }
1295
1296      for (size_t k = 0; k < 2; k++)
1297      {
1298         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1299         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1300         clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST][k]     (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST][k]);
1301         clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST][k]    (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST][k]);
1302      }
1303
1304     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1305     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1306     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1307     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1308
1309     clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1310     clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1311     clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1312     clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1313   }
1314
1315   std::cout << "East & West boundaries established" << std::endl;
1316
1317   // North & South boundary clusters connections
1318   for (size_t x = 0; x < XMAX; x++)
1319   {
1320      for (size_t k = 0; k < 3; k++)
1321      {
1322         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1323         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1324         clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH][k]    (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH][k]);
1325         clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH][k]   (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH][k]);
1326      }
1327
1328      for (size_t k = 0; k < 2; k++)
1329      {
1330         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1331         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1332         clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH][k]    (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH][k]);
1333         clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH][k]   (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH][k]);
1334      }
1335
1336      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1337      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1338      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1339      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1340
1341      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1342      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1343      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1344      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1345   }
1346
1347   std::cout << "North & South boundaries established" << std::endl << std::endl;
1348
1349   ////////////////////////////////////////////////////////
1350   //   Simulation
1351   ///////////////////////////////////////////////////////
1352
1353   sc_start(sc_core::sc_time(0, SC_NS));
1354
1355   signal_resetn = false;
1356   signal_irq_false = false;
1357
1358   // network boundaries signals
1359   for (size_t x = 0; x < XMAX ; x++)
1360   {
1361      for (size_t y = 0; y < YMAX ; y++)
1362      {
1363         for (size_t a = 0; a < 4; a++)
1364         {
1365            for (size_t k = 0; k < 3; k++)
1366            {
1367               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1368               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1369               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1370               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1371            }
1372
1373            for (size_t k = 0; k < 2; k++)
1374            {
1375               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1376               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1377               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1378               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1379            }
1380
1381            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1382            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1383            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1384            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1385
1386            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1387            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1388            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1389            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1390         }
1391      }
1392   }
1393
1394   sc_start(sc_core::sc_time(1, SC_NS));
1395   signal_resetn = true;
1396
1397   // simulation loop
1398   struct timeval t1,t2;
1399   const size_t stats_period = 100000; // cycles
1400
1401   if (ncycles == UINT_MAX)
1402   {
1403      int n = 0;
1404      while(1)
1405      {
1406         gettimeofday(&t1, NULL);
1407         sc_start(sc_core::sc_time(stats_period, SC_NS));
1408         gettimeofday(&t2, NULL);
1409
1410         n += stats_period;
1411
1412         uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1413            (uint64_t) t1.tv_usec / 1000;
1414         uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1415            (uint64_t) t2.tv_usec / 1000;
1416         std::cerr << "### cycle = " << n
1417            << " / frequency = "
1418            << (double) stats_period / (double) (ms2 - ms1) << "Khz"
1419            << std::endl;
1420      }
1421
1422      return EXIT_SUCCESS;
1423   }
1424
1425   gettimeofday(&t1, NULL);
1426   for (size_t n = 1; n < ncycles; n++)
1427   {
1428      // stats display
1429      if( (n % stats_period) == 0)
1430      {
1431         gettimeofday(&t2, NULL);
1432
1433         uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1434            (uint64_t) t1.tv_usec / 1000;
1435         uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1436            (uint64_t) t2.tv_usec / 1000;
1437         std::cerr << "### cycle = " << n
1438            << " / frequency = "
1439            << (double) stats_period / (double) (ms2 - ms1) << "Khz"
1440            << std::endl;
1441
1442         gettimeofday(&t1, NULL);
1443      }
1444
1445      // Monitor a specific address for one L1 cache
1446      // clusters[1][1]->proc[0]->cache_monitor(0x50090ULL);
1447
1448      // Monitor a specific address for one L2 cache
1449      // clusters[0][0]->memc->cache_monitor( 0x170000ULL);
1450
1451      // Monitor a specific address for one XRAM
1452      // if (n == 3000000) clusters[0][0]->xram->start_monitor( 0x170000ULL , 64);
1453
1454      if (debug_ok and (n > debug_from) and (n % debug_period == 0))
1455      {
1456         std::cout << "****************** cycle " << std::dec << n ;
1457         std::cout << " ************************************************" << std::endl;
1458
1459         // trace proc[debug_proc_id]
1460         if ( debug_proc_id != 0xFFFFFFFF )
1461         {
1462            size_t l          = debug_proc_id % NB_PROCS_MAX ;
1463            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
1464            size_t x          = cluster_xy >> 4;
1465            size_t y          = cluster_xy & 0xF;
1466
1467            clusters[x][y]->proc[l]->print_trace(1);
1468            std::ostringstream proc_signame;
1469            proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1470            clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1471
1472            clusters[x][y]->xicu->print_trace(l);
1473            std::ostringstream xicu_signame;
1474            xicu_signame << "[SIG]XICU_" << x << "_" << y;
1475            clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1476
1477            //              clusters[x][y]->mdma->print_trace();
1478            //              std::ostringstream mdma_signame;
1479            //              mdma_signame << "[SIG]MDMA_" << x << "_" << y;
1480            //              clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_signame.str());
1481
1482            if( clusters[x][y]->signal_proc_it[l].read() )
1483               std::cout << "### IRQ_PROC_" << std::dec
1484                  << x << "_" << y << "_" << l << " ACTIVE" << std::endl;
1485         }
1486
1487         // trace memc[debug_memc_id]
1488         if ( debug_memc_id != 0xFFFFFFFF )
1489         {
1490            size_t x = debug_memc_id >> 4;
1491            size_t y = debug_memc_id & 0xF;
1492
1493            clusters[x][y]->memc->print_trace(0);
1494            std::ostringstream smemc_tgt;
1495            smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1496            clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1497            std::ostringstream smemc_ini;
1498            smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1499            clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1500
1501            clusters[x][y]->xram->print_trace();
1502            std::ostringstream sxram_tgt;
1503            sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1504            clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1505         }
1506
1507
1508         // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1509         if ( debug_xram_id != 0xFFFFFFFF )
1510         {
1511            size_t x = debug_xram_id >> 4;
1512            size_t y = debug_xram_id & 0xF;
1513
1514            clusters[x][y]->xram->print_trace();
1515            std::ostringstream sxram_tgt;
1516            sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1517            clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1518
1519            clusters[x][y]->ram_router_cmd->print_trace();
1520            clusters[x][y]->ram_router_rsp->print_trace();
1521         }
1522
1523         // trace iob, iox and external peripherals
1524         if ( debug_iob )
1525         {
1526            clusters[0][0]->iob->print_trace();
1527            clusters[XMAX-1][YMAX-1]->iob->print_trace();
1528            //              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1529            //              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1530            //              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1531
1532            signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1533            signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1534
1535            //              cdma->print_trace();
1536            //              signal_vci_tgt_cdma.print_trace("[SIG]IOX_CDMA_TGT");
1537            //              signal_vci_ini_cdma.print_trace("[SIG]IOX_CDMA_INI");
1538
1539            //              mtty->print_trace();
1540            //              signal_vci_tgt_mtty.print_trace("[SIG]IOX_MTTY_TGT");
1541
1542            bdev->print_trace();
1543            signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1544            signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1545
1546            mnic->print_trace();
1547            signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1548
1549            //              fbuf->print_trace();
1550            //              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF");
1551
1552            iopi->print_trace();
1553            signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1554            signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1555            iox_network->print_trace();
1556
1557            // interrupts
1558            if (signal_irq_bdev)       std::cout << "### IRQ_BDEV ACTIVE"       << std::endl;
1559            if (signal_irq_mtty_rx)    std::cout << "### IRQ_MTTY ACTIVE"       << std::endl;
1560            if (signal_irq_mnic_rx[0]) std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1561            if (signal_irq_mnic_rx[1]) std::cout << "### IRQ_MNIC_RX[1] ACTIVE" << std::endl;
1562            if (signal_irq_mnic_tx[0]) std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1563            if (signal_irq_mnic_tx[1]) std::cout << "### IRQ_MNIC_TX[1] ACTIVE" << std::endl;
1564         }
1565      }
1566
1567      sc_start(sc_core::sc_time(1, SC_NS));
1568   }
1569   return EXIT_SUCCESS;
1570}
1571
1572int sc_main (int argc, char *argv[])
1573{
1574   try {
1575      return _main(argc, argv);
1576   } catch (std::exception &e) {
1577      std::cout << e.what() << std::endl;
1578   } catch (...) {
1579      std::cout << "Unknown exception occured" << std::endl;
1580      throw;
1581   }
1582   return 1;
1583}
1584
1585
1586// Local Variables:
1587// tab-width: 3
1588// c-basic-offset: 3
1589// c-file-offsets:((innamespace . 0)(inline-open . 0))
1590// indent-tabs-mode: nil
1591// End:
1592
1593// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1594
1595
1596
Note: See TracBrowser for help on using the repository browser.