source: branches/reconfiguration/platforms/tsar_generic_iob/top.cpp @ 808

Last change on this file since 808 was 806, checked in by cfuguet, 10 years ago

reconf/tsar_generic_iob: Using the new P_WIDTH constant

  • This constant is used in the clusters to compute the procesor id which now is: (((x << Y_WIDTH) + y) << P_WIDTH) + lpid
  • Introducing the p_width constant in the arch.py files
File size: 69.8 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an IO network emulating
9// an external bus (i.e. Hypertransport) to access 7 external peripherals:
10//
11// - FBUF : Frame Buffer
12// - MTTY : multi TTY (one channel)
13// - MNIC : Network controller (up to 2 channels)
14// - CDMA : Chained Buffer DMA controller (up to 4 channels)
15// - BDEV : Dlock Device controler (one channel)
16// - IOPI : HWI to SWI translator.
17//
18// The internal physical address space is 40 bits, and the cluster index
19// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
20// Y is encodes on 4 bits, whatever the actual mesh size.
21// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
22//
23// It contains 3 networks:
24//
25// 1) the "INT" network supports Read/Write transactions
26//    between processors and L2 caches or peripherals.
27//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
28//    It supports also coherence transactions between L1 & L2 caches.
29// 3) the "RAM" network emulates the 3D network between L2 caches
30//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
31//    the two IO bridges and the physical RAMs disributed in all clusters.
32//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
33// 4) the IOX network connects the two IO bridge components to the
34//    7 external peripheral controllers.
35//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
36//
37// The external peripherals HWI IRQs are translated to WTI IRQs by the
38// external IOPIC component, that must be configured by the OS to route
39// these WTI ITQS to one or several internal XICU components.
40// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
41// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
42// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
43// - IOPIC HWI[8]       connected to IRQ_BDEV
44// - IOPIC HWI[9]       connected to IRQ_TTY_RX[0]
45// - IOPIC HWI[31:9]    unused       (grounded)
46//
47// Besides the external peripherals, each cluster contains one XICU component,
48// and one multi channels DMA component.
49// The XICU component is mainly used to handle WTI IRQs, as only 5 HWI IRQs
50// are connected to XICU in each cluster:
51// - IRQ_IN[0] : MMC
52// - IRQ_IN[1] : DMA channel 0
53// - IRQ_IN[2] : DMA channel 1
54// - IRQ_IN[3] : DMA channel 2
55// - IRQ_IN[4] : DMA channel 3
56//
57// All clusters are identical, but cluster(0,0) and cluster(X_SIZE-1,Y_SIZE-1)
58// contain an extra IO bridge component. These IOB0 & IOB1 components are
59// connected to the three networks (INT, RAM, IOX).
60//
61// - It uses two dspin_local_crossbar per cluster to implement the
62//   local interconnect correponding to the INT network.
63// - It uses three dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the coherence INT network.
65// - It uses two virtual_dspin_router per cluster to implement
66//   the INT network (routing both the direct and coherence trafic).
67// - It uses two dspin_router per cluster to implement the RAM network.
68// - It uses the vci_cc_vcache_wrapper.
69// - It uses the vci_mem_cache.
70// - It contains one vci_xicu and one vci_multi_dma per cluster.
71// - It contains one vci_simple ram per cluster to model the L3 cache.
72//
73// The TsarIobCluster component is defined in files
74// tsar_iob_cluster.* (with * = cpp, h, sd)
75//
76// The main hardware parameters must be defined in the hard_config.h file :
77// - X_SIZE           : number of clusters in a row
78// - Y_SIZE           : number of clusters in a column
79// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
80// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (must be 1)
81// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
82// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
83// - FBUF_X_SIZE      : width of frame buffer (pixels)
84// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
85// - XCU_NB_INPUTS    : number of HWIs = number of WTIs = number of PTIs
86//
87// Some secondary hardware parameters must be defined in this top.cpp file:
88// - XRAM_LATENCY     : external ram latency
89// - MEMC_WAYS        : L2 cache number of ways
90// - MEMC_SETS        : L2 cache number of sets
91// - L1_IWAYS
92// - L1_ISETS
93// - L1_DWAYS
94// - L1_DSETS
95// - BDEV_IMAGE_NAME  : file pathname for block device
96// - NIC_RX_NAME      : file pathname for NIC received packets
97// - NIC_TX_NAME      : file pathname for NIC transmited packets
98// - NIC_TIMEOUT      : max number of cycles before closing a container
99//
100// General policy for 40 bits physical address decoding:
101// All physical segments base addresses are multiple of 1 Mbytes
102// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
103// The (X_WIDTH + Y_WIDTH) MSB bits (left aligned) define
104// the cluster index, and the LADR bits define the local index:
105//      |X_ID|Y_ID|  LADR  |     OFFSET          |
106//      |  4 |  4 |   8    |       24            |
107//
108// General policy for 14 bits SRCID decoding:
109// Each component is identified by (x_id, y_id, l_id) tuple.
110//      |X_ID|Y_ID| L_ID |
111//      |  4 |  4 |  6   |
112/////////////////////////////////////////////////////////////////////////
113
114#include <systemc>
115#include <sys/time.h>
116#include <iostream>
117#include <sstream>
118#include <cstdlib>
119#include <cstdarg>
120#include <climits>
121#include <stdint.h>
122
123#include "gdbserver.h"
124#include "mapping_table.h"
125
126#include "tsar_iob_cluster.h"
127#include "vci_chbuf_dma.h"
128#include "vci_multi_tty.h"
129#include "vci_multi_nic.h"
130#include "vci_simple_rom.h"
131#include "vci_block_device_tsar.h"
132#include "vci_framebuffer.h"
133#include "vci_iox_network.h"
134#include "vci_iox_network.h"
135#include "vci_iopic.h"
136#include "vci_simhelper.h"
137
138#include "alloc_elems.h"
139
140///////////////////////////////////////////////////
141//      OS
142///////////////////////////////////////////////////
143#define USE_ALMOS 0
144
145#define almos_bootloader_pathname "bootloader.bin"
146#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
147#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
148
149///////////////////////////////////////////////////
150//               Parallelisation
151///////////////////////////////////////////////////
152#if USE_OPENMP
153#include <omp.h>
154#endif
155
156///////////////////////////////////////////////////////////
157//          DSPIN parameters
158///////////////////////////////////////////////////////////
159
160#define dspin_int_cmd_width   39
161#define dspin_int_rsp_width   32
162
163#define dspin_ram_cmd_width   64
164#define dspin_ram_rsp_width   64
165
166///////////////////////////////////////////////////////////
167//         VCI fields width  for the 3 VCI networks
168///////////////////////////////////////////////////////////
169
170#define vci_cell_width_int    4
171#define vci_cell_width_ext    8
172
173#define vci_plen_width        8
174#define vci_address_width     40
175#define vci_rerror_width      1
176#define vci_clen_width        1
177#define vci_rflag_width       1
178#define vci_srcid_width       14
179#define vci_pktid_width       4
180#define vci_trdid_width       4
181#define vci_wrplen_width      1
182
183////////////////////////////////////////////////////////////
184//    Main Hardware Parameters values
185//////////////////////i/////////////////////////////////////
186
187#include "hard_config.h"
188
189////////////////////////////////////////////////////////////
190//    Secondary Hardware Parameters values
191//////////////////////i/////////////////////////////////////
192
193#define XRAM_LATENCY          0
194
195#define MEMC_WAYS             16
196#define MEMC_SETS             256
197
198#define L1_IWAYS              4
199#define L1_ISETS              64
200
201#define L1_DWAYS              4
202#define L1_DSETS              64
203
204#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
205
206#define NIC_RX_NAME           "/dev/null"
207#define NIC_TX_NAME           "/dev/null"
208#define NIC_TIMEOUT           10000
209
210#define NORTH                 0
211#define SOUTH                 1
212#define EAST                  2
213#define WEST                  3
214
215#define cluster(x,y)   ((y) + ((x) << 4))
216
217////////////////////////////////////////////////////////////
218//    Software to be loaded in ROM & RAM
219//////////////////////i/////////////////////////////////////
220
221#define BOOT_SOFT_NAME        "../../softs/tsar_boot/preloader.elf"
222
223////////////////////////////////////////////////////////////
224//     DEBUG Parameters default values
225//////////////////////i/////////////////////////////////////
226
227#define MAX_FROZEN_CYCLES     200000
228
229/////////////////////////////////////////////////////////
230//    Physical segments definition
231/////////////////////////////////////////////////////////
232
233// All physical segments base addresses and sizes are defined
234// in the hard_config.h file. For replicated segments, the
235// base address is incremented by a cluster offset:
236// offset  = cluster(x,y) << (address_width-X_WIDTH-Y_WIDTH);
237
238////////////////////////////////////////////////////////////////////////
239//          SRCID definition
240////////////////////////////////////////////////////////////////////////
241// All initiators are in the same indexing space (14 bits).
242// The SRCID is structured in two fields:
243// - The 10 MSB bits define the cluster index (left aligned)
244// - The 4  LSB bits define the local index.
245// Two different initiators cannot have the same SRCID, but a given
246// initiator can have two alias SRCIDs:
247// - Internal initiators (procs, mdma) are replicated in all clusters,
248//   and each initiator has one single SRCID.
249// - External initiators (bdev, cdma) are not replicated, but can be
250//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
251//   They have the same local index, but two different cluster indexes.
252//
253// As cluster_iob0 and cluster_iob1 contain both internal initiators
254// and external initiators, they must have different local indexes.
255// Consequence: For a local interconnect, the INI_ID port index
256// is NOT equal to the SRCID local index, and the local interconnect
257// must make a translation: SRCID => INI_ID
258////////////////////////////////////////////////////////////////////////
259
260#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
261#define MDMA_LOCAL_SRCID             0x8
262#define IOBX_LOCAL_SRCID             0x9
263#define MEMC_LOCAL_SRCID             0xA
264#define CDMA_LOCAL_SRCID             0xB
265#define BDEV_LOCAL_SRCID             0xC
266#define IOPI_LOCAL_SRCID             0xD
267
268///////////////////////////////////////////////////////////////////////
269//     TGT_ID and INI_ID port indexing for INT local interconnect
270///////////////////////////////////////////////////////////////////////
271
272#define INT_MEMC_TGT_ID              0
273#define INT_XICU_TGT_ID              1
274#define INT_MDMA_TGT_ID              2
275#define INT_BROM_TGT_ID              3
276#define INT_IOBX_TGT_ID              4
277
278#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
279#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
280#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
281
282///////////////////////////////////////////////////////////////////////
283//     TGT_ID and INI_ID port indexing for RAM local interconnect
284///////////////////////////////////////////////////////////////////////
285
286#define RAM_XRAM_TGT_ID              0
287
288#define RAM_MEMC_INI_ID              0
289#define RAM_IOBX_INI_ID              1
290
291///////////////////////////////////////////////////////////////////////
292//     TGT_ID and INI_ID port indexing for I0X local interconnect
293///////////////////////////////////////////////////////////////////////
294
295#define IOX_FBUF_TGT_ID              0
296#define IOX_BDEV_TGT_ID              1
297#define IOX_MNIC_TGT_ID              2
298#define IOX_CDMA_TGT_ID              3
299#define IOX_MTTY_TGT_ID              4
300#define IOX_IOPI_TGT_ID              5
301#define IOX_SIMH_TGT_ID              6
302#define IOX_IOB0_TGT_ID              7
303#define IOX_IOB1_TGT_ID              8
304
305#define IOX_BDEV_INI_ID              0
306#define IOX_CDMA_INI_ID              1
307#define IOX_IOPI_INI_ID              2
308#define IOX_IOB0_INI_ID              3
309#define IOX_IOB1_INI_ID              4
310
311////////////////////////////////////////////////////////////////////////
312int _main(int argc, char *argv[])
313////////////////////////////////////////////////////////////////////////
314{
315   using namespace sc_core;
316   using namespace soclib::caba;
317   using namespace soclib::common;
318
319
320   char     soft_name[256]   = BOOT_SOFT_NAME;             // pathname: binary code
321   size_t   ncycles          = UINT_MAX;                   // simulated cycles
322   char     disk_name[256]   = BDEV_IMAGE_NAME;            // pathname: disk image
323   char     nic_rx_name[256] = NIC_RX_NAME;                // pathname: rx packets file
324   char     nic_tx_name[256] = NIC_TX_NAME;                // pathname: tx packets file
325   ssize_t  threads_nr       = 1;                          // simulator's threads number
326   bool     debug_ok         = false;                      // trace activated
327   size_t   debug_period     = 1;                          // trace period
328   size_t   debug_memc_id    = 0xFFFFFFFF;                 // index of traced memc
329   size_t   debug_proc_id    = 0xFFFFFFFF;                 // index of traced proc
330   size_t   debug_xram_id    = 0xFFFFFFFF;                 // index of traced xram
331   bool     debug_iob        = false;                      // trace iob0 & iob1 when true
332   uint32_t debug_from       = 0;                          // trace start cycle
333   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;          // monitoring frozen processor
334   size_t   cluster_iob0     = cluster(0,0);               // cluster containing IOB0
335   size_t   cluster_iob1     = cluster(X_SIZE-1,Y_SIZE-1); // cluster containing IOB1
336
337   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
338   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
339
340   ////////////// command line arguments //////////////////////
341   if (argc > 1)
342   {
343      for (int n = 1; n < argc; n = n + 2)
344      {
345         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
346         {
347            ncycles = strtol(argv[n+1], NULL, 0);
348         }
349         else if ((strcmp(argv[n],"-SOFT") == 0) && (n+1<argc) )
350         {
351            strcpy(soft_name, argv[n+1]);
352         }
353         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
354         {
355            debug_ok = true;
356            debug_from = strtol(argv[n+1], NULL, 0);
357         }
358         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
359         {
360            strcpy(disk_name, argv[n+1]);
361         }
362         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
363         {
364            debug_memc_id = strtol(argv[n+1], NULL, 0);
365            size_t x = debug_memc_id >> 4;
366            size_t y = debug_memc_id & 0xF;
367            if( (x>=X_SIZE) || (y>=Y_SIZE) )
368            {
369                std::cout << "MEMCID parameter does'nt fit X_SIZE/Y_SIZE" << std::endl;
370                exit(0);
371            }
372         }
373         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
374         {
375            debug_xram_id = strtol(argv[n+1], NULL, 0);
376            size_t x = debug_xram_id >> 4;
377            size_t y = debug_xram_id & 0xF;
378            if( (x>=X_SIZE) || (y>=Y_SIZE) )
379            {
380                std::cout << "XRAMID parameter does'nt fit X_SIZE/Y_SIZE" << std::endl;
381                exit(0);
382            }
383         }
384         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
385         {
386            debug_iob = strtol(argv[n+1], NULL, 0);
387         }
388         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
389         {
390            debug_proc_id     = strtol(argv[n+1], NULL, 0);
391            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
392            size_t x          = cluster_xy >> 4;
393            size_t y          = cluster_xy & 0xF;
394            if( (x>=X_SIZE) || (y>=Y_SIZE) )
395            {
396                std::cout << "PROCID parameter does'nt fit X_SIZE/Y_SIZE" << std::endl;
397                exit(0);
398            }
399         }
400         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
401         {
402            threads_nr = strtol(argv[n+1], NULL, 0);
403            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
404         }
405         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
406         {
407            frozen_cycles = strtol(argv[n+1], NULL, 0);
408         }
409         else if ((strcmp(argv[n], "-PERIOD") == 0) && (n+1 < argc))
410         {
411            debug_period = strtol(argv[n+1], NULL, 0);
412         }
413         else
414         {
415            std::cout << "   Arguments are (key,value) couples." << std::endl;
416            std::cout << "   The order is not important." << std::endl;
417            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
418            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
419            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
420            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
421            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
422            std::cout << "     -THREADS simulator's threads number" << std::endl;
423            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
424            std::cout << "     -PERIOD number_of_cycles between trace" << std::endl;
425            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
426            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
427            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
428            std::cout << "     -IOB    non_zero_value" << std::endl;
429            exit(0);
430         }
431      }
432   }
433
434   // Activate Distributed Boot (set by environment variable)
435   // When this is activated, every processor boots with its instruction and data
436   // physical address extension register initialized to its cluster index
437   // (X_LOCAL, Y_LOCAL). To support this feature, a distributed ROM is
438   // implemented in each cluster.
439
440   const bool distributed_boot = (getenv("DISTRIBUTED_BOOT") != NULL);
441
442   // checking hardware parameters
443   assert( (X_SIZE <= (1 << X_WIDTH)) and
444           "The X_SIZE parameter cannot be larger than 16" );
445
446   assert( (Y_SIZE <= (1 << Y_WIDTH)) and
447           "The Y_SIZE parameter cannot be larger than 16" );
448
449   assert( (NB_PROCS_MAX <= 8) and
450           "The NB_PROCS_MAX parameter cannot be larger than 8" );
451
452   assert( (NB_DMA_CHANNELS <= 4) and
453           "The NB_DMA_CHANNELS parameter cannot be larger than 4" );
454
455   assert( (NB_TTY_CHANNELS == 1) and
456           "The NB_TTY_CHANNELS parameter must be 1" );
457
458   assert( (NB_NIC_CHANNELS == 2) and
459           "The NB_NIC_CHANNELS parameter must be 2" );
460
461   std::cout << std::endl << std::dec
462             << " - X_SIZE          = " << X_SIZE << std::endl
463             << " - Y_SIZE          = " << Y_SIZE << std::endl
464             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX <<  std::endl
465             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
466             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
467             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
468             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
469             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
470             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
471             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
472             << " - DIST_BOOT       = " << distributed_boot << std::endl
473             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
474             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
475             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
476
477   std::cout << std::endl;
478
479#if USE_OPENMP
480   omp_set_dynamic(false);
481   omp_set_num_threads(threads_nr);
482   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
483#endif
484
485   // Define VciParams objects
486   typedef soclib::caba::VciParams<vci_cell_width_int,
487                                   vci_plen_width,
488                                   vci_address_width,
489                                   vci_rerror_width,
490                                   vci_clen_width,
491                                   vci_rflag_width,
492                                   vci_srcid_width,
493                                   vci_pktid_width,
494                                   vci_trdid_width,
495                                   vci_wrplen_width> vci_param_int;
496
497   typedef soclib::caba::VciParams<vci_cell_width_ext,
498                                   vci_plen_width,
499                                   vci_address_width,
500                                   vci_rerror_width,
501                                   vci_clen_width,
502                                   vci_rflag_width,
503                                   vci_srcid_width,
504                                   vci_pktid_width,
505                                   vci_trdid_width,
506                                   vci_wrplen_width> vci_param_ext;
507
508   /////////////////////////////////////////////////////////////////////
509   // INT network mapping table
510   // - two levels address decoding for commands
511   // - two levels srcid decoding for responses
512   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
513   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
514   /////////////////////////////////////////////////////////////////////
515   MappingTable maptab_int( vci_address_width,
516                            IntTab(X_WIDTH + Y_WIDTH, 16 - X_WIDTH - Y_WIDTH),
517                            IntTab(X_WIDTH + Y_WIDTH, vci_srcid_width - X_WIDTH - Y_WIDTH),
518                            0x00FF000000);
519
520   for (size_t x = 0; x < X_SIZE; x++)
521   {
522      for (size_t y = 0; y < Y_SIZE; y++)
523      {
524         uint64_t offset = ((uint64_t)cluster(x,y))
525                              << (vci_address_width-X_WIDTH-Y_WIDTH);
526         bool config    = true;
527         bool cacheable = true;
528
529         // the four following segments are defined in all clusters
530
531         std::ostringstream    smemc_conf;
532         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
533         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
534                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
535
536         std::ostringstream    smemc_xram;
537         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
538         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
539                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
540
541         std::ostringstream    sxicu;
542         sxicu << "int_seg_xicu_" << x << "_" << y;
543         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
544                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
545
546         std::ostringstream    smdma;
547         smdma << "int_seg_mdma_" << x << "_" << y;
548         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
549                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
550
551         std::ostringstream    sbrom;
552         sbrom << "int_seg_brom_" << x << "_" << y;
553         maptab_int.add(Segment(sbrom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
554                     IntTab(cluster(x,y), INT_BROM_TGT_ID), cacheable));
555
556         // the following segments are only defined in cluster_iob0 or in cluster_iob1
557
558         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
559         {
560            std::ostringstream    siobx;
561            siobx << "int_seg_iobx_" << x << "_" << y;
562            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
563                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
564
565            std::ostringstream    stty;
566            stty << "int_seg_mtty_" << x << "_" << y;
567            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
568                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
569
570            std::ostringstream    sfbf;
571            sfbf << "int_seg_fbuf_" << x << "_" << y;
572            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
573                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
574
575            std::ostringstream    sbdv;
576            sbdv << "int_seg_bdev_" << x << "_" << y;
577            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
578                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
579
580            std::ostringstream    snic;
581            snic << "int_seg_mnic_" << x << "_" << y;
582            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
583                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
584
585            std::ostringstream    sdma;
586            sdma << "int_seg_cdma_" << x << "_" << y;
587            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
588                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
589
590            std::ostringstream    spic;
591            spic << "int_seg_iopi_" << x << "_" << y;
592            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
593                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
594
595            std::ostringstream    ssim;
596            ssim << "int_seg_simh_" << x << "_" << y;
597            maptab_int.add(Segment(ssim.str(), SEG_SIM_BASE+offset, SEG_SIM_SIZE,
598                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
599         }
600
601         // This define the mapping between the SRCIDs
602         // and the port index on the local interconnect.
603
604         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
605                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
606
607         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
608                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
609
610         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
611                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
612
613         for ( size_t p = 0 ; p < NB_PROCS_MAX ; p++ )
614         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
615                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
616      }
617   }
618   std::cout << "INT network " << maptab_int << std::endl;
619
620    /////////////////////////////////////////////////////////////////////////
621    // RAM network mapping table
622    // - two levels address decoding for commands
623    // - two levels srcid decoding for responses
624    // - 2 local initiators (MEMC, IOBX) per cluster
625    //   (IOBX component only in cluster_iob0 and cluster_iob1)
626    // - 1 local target (XRAM) per cluster
627    ////////////////////////////////////////////////////////////////////////
628    MappingTable maptab_ram( vci_address_width,
629                             IntTab(X_WIDTH+Y_WIDTH, 0),
630                             IntTab(X_WIDTH+Y_WIDTH, vci_srcid_width - X_WIDTH - Y_WIDTH),
631                             0x00FF000000);
632
633    for (size_t x = 0; x < X_SIZE; x++)
634    {
635        for (size_t y = 0; y < Y_SIZE ; y++)
636        {
637            uint64_t offset = ((uint64_t)cluster(x,y))
638                                << (vci_address_width-X_WIDTH-Y_WIDTH);
639
640            std::ostringstream sxram;
641            sxram << "ext_seg_xram_" << x << "_" << y;
642            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
643                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
644        }
645    }
646
647    // This define the mapping between the initiators SRCID
648    // and the port index on the RAM local interconnect.
649    // External initiator have two alias SRCID (iob0 / iob1)
650
651    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
652                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
653
654    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
655                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
656
657    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
658                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
659
660    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
661                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
662
663    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
664                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
665
666    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
667                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
668
669    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
670                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
671
672    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
673                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
674
675    std::cout << "RAM network " << maptab_ram << std::endl;
676
677    ///////////////////////////////////////////////////////////////////////
678    // IOX network mapping table
679    // - two levels address decoding for commands (9, 7) bits
680    // - two levels srcid decoding for responses
681    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
682    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
683    //
684    // Address bit 32 is used to determine if a command must be routed to
685    // IOB0 or IOB1.
686    ///////////////////////////////////////////////////////////////////////
687    MappingTable maptab_iox(
688          vci_address_width,
689          IntTab(X_WIDTH + Y_WIDTH - 1, 16 - X_WIDTH - Y_WIDTH + 1),
690          IntTab(X_WIDTH + Y_WIDTH    , vci_param_ext::S - X_WIDTH - Y_WIDTH),
691          0x00FF000000);
692
693    // External peripherals segments
694    // When there is more than one cluster, external peripherals can be accessed
695    // through two segments, depending on the used IOB (IOB0 or IOB1).
696
697    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
698       << (vci_address_width - X_WIDTH - Y_WIDTH);
699
700    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
701                   IntTab(0, IOX_MTTY_TGT_ID), false));
702    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
703                   IntTab(0, IOX_FBUF_TGT_ID), false));
704    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
705                   IntTab(0, IOX_BDEV_TGT_ID), false));
706    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
707                   IntTab(0, IOX_MNIC_TGT_ID), false));
708    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
709                   IntTab(0, IOX_CDMA_TGT_ID), false));
710    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
711                   IntTab(0, IOX_IOPI_TGT_ID), false));
712    maptab_iox.add(Segment("iox_seg_simh_0", SEG_SIM_BASE + iob0_base, SEG_SIM_SIZE,
713                   IntTab(0, IOX_SIMH_TGT_ID), false));
714
715    if ( cluster_iob0 != cluster_iob1 )
716    {
717       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
718          << (vci_address_width - X_WIDTH - Y_WIDTH);
719
720        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
721                   IntTab(0, IOX_MTTY_TGT_ID), false));
722        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
723                   IntTab(0, IOX_FBUF_TGT_ID), false));
724        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
725                   IntTab(0, IOX_BDEV_TGT_ID), false));
726        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
727                   IntTab(0, IOX_MNIC_TGT_ID), false));
728        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
729                   IntTab(0, IOX_CDMA_TGT_ID), false));
730        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
731                   IntTab(0, IOX_IOPI_TGT_ID), false));
732        maptab_iox.add(Segment("iox_seg_simh_1", SEG_SIM_BASE + iob1_base, SEG_SIM_SIZE,
733                   IntTab(0, IOX_SIMH_TGT_ID), false));
734    }
735
736    // If there is more than one cluster, external peripherals
737    // can access RAM through two segments (IOB0 / IOB1).
738    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
739    // and the choice depends on address bit A[32].
740    for (size_t x = 0; x < X_SIZE; x++)
741    {
742        for (size_t y = 0; y < Y_SIZE ; y++)
743        {
744            const bool wti       = true;
745            const bool cacheable = true;
746
747            const uint64_t offset = ((uint64_t)cluster(x,y))
748                << (vci_address_width-X_WIDTH-Y_WIDTH);
749
750            const uint64_t xicu_base = SEG_XCU_BASE + offset;
751
752            if ( (y & 0x1) == 0 ) // use IOB0
753            {
754                std::ostringstream sxcu0;
755                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
756                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
757                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
758
759                std::ostringstream siob0;
760                siob0 << "iox_seg_ram0_" << x << "_" << y;
761                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
762                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
763            }
764            else                  // USE IOB1
765            {
766                std::ostringstream sxcu1;
767                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
768                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
769                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
770
771                std::ostringstream siob1;
772                siob1 << "iox_seg_ram1_" << x << "_" << y;
773                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
774                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
775            }
776        }
777    }
778
779    // This define the mapping between the external initiators (SRCID)
780    // and the port index on the IOX local interconnect.
781
782    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
783                          IntTab( 0, IOX_CDMA_INI_ID  ) );
784    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
785                          IntTab( 0, IOX_BDEV_INI_ID  ) );
786    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
787                          IntTab( 0, IOX_IOPI_INI_ID  ) );
788    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
789                          IntTab( 0, IOX_IOB0_INI_ID  ) );
790
791    if ( cluster_iob0 != cluster_iob1 )
792    {
793        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
794                              IntTab( 0, IOX_IOB1_INI_ID ) );
795    }
796
797    std::cout << "IOX network " << maptab_iox << std::endl;
798
799    ////////////////////
800    // Signals
801    ///////////////////
802
803    sc_clock                          signal_clk("clk");
804    sc_signal<bool>                   signal_resetn("resetn");
805
806    sc_signal<bool>                   signal_irq_false;
807    sc_signal<bool>                   signal_irq_bdev;
808    sc_signal<bool>                   signal_irq_mtty_rx;
809    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
810    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
811    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
812
813    // VCI signals for IOX network
814    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
815    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
816    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
817    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
818    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
819
820    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
821    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
822    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
823    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
824    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
825    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
826    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
827    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
828    VciSignals<vci_param_ext>         signal_vci_tgt_simh("signal_vci_ini_simh");
829
830   // Horizontal inter-clusters INT network DSPIN
831   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
832      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", X_SIZE-1, Y_SIZE, 3);
833   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
834      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", X_SIZE-1, Y_SIZE, 3);
835   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
836      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", X_SIZE-1, Y_SIZE, 2);
837   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
838      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", X_SIZE-1, Y_SIZE, 2);
839
840   // Vertical inter-clusters INT network DSPIN
841   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
842      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", X_SIZE, Y_SIZE-1, 3);
843   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
844      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", X_SIZE, Y_SIZE-1, 3);
845   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
846      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", X_SIZE, Y_SIZE-1, 2);
847   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
848      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", X_SIZE, Y_SIZE-1, 2);
849
850   // Mesh boundaries INT network DSPIN
851   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
852      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", X_SIZE, Y_SIZE, 4, 3);
853   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
854      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", X_SIZE, Y_SIZE, 4, 3);
855   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
856      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", X_SIZE, Y_SIZE, 4, 2);
857   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
858      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", X_SIZE, Y_SIZE, 4, 2);
859
860
861   // Horizontal inter-clusters RAM network DSPIN
862   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
863      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", X_SIZE-1, Y_SIZE);
864   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
865      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", X_SIZE-1, Y_SIZE);
866   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
867      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", X_SIZE-1, Y_SIZE);
868   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
869      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", X_SIZE-1, Y_SIZE);
870
871   // Vertical inter-clusters RAM network DSPIN
872   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
873      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", X_SIZE, Y_SIZE-1);
874   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
875      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", X_SIZE, Y_SIZE-1);
876   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
877      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", X_SIZE, Y_SIZE-1);
878   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
879      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", X_SIZE, Y_SIZE-1);
880
881   // Mesh boundaries RAM network DSPIN
882   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
883      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", X_SIZE, Y_SIZE, 4);
884   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
885      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", X_SIZE, Y_SIZE, 4);
886   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
887      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", X_SIZE, Y_SIZE, 4);
888   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
889      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", X_SIZE, Y_SIZE, 4);
890
891   ////////////////////////////
892   //      Loader
893   ////////////////////////////
894
895#if USE_ALMOS
896   soclib::common::Loader loader(almos_bootloader_pathname,
897                                 almos_archinfo_pathname,
898                                 almos_kernel_pathname);
899#else
900   soclib::common::Loader loader(soft_name);
901#endif
902
903   // initialize memory with a value different than 0 (expose software errors
904   // dues to uninitialized data)
905   loader.memory_default(0xA0);
906
907   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
908   proc_iss::set_loader(loader);
909
910   ////////////////////////////////////////
911   //  Instanciated Hardware Components
912   ////////////////////////////////////////
913
914   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
915
916   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
917   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 9 : 8;
918
919   // IOX network
920   VciIoxNetwork<vci_param_ext>* iox_network;
921   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
922                                                   maptab_iox,
923                                                   nb_iox_targets,
924                                                   nb_iox_initiators );
925
926   // Network Controller
927   VciMultiNic<vci_param_ext>*  mnic;
928   mnic = new VciMultiNic<vci_param_ext>( "mnic",
929                                          IntTab(0, IOX_MNIC_TGT_ID),
930                                          maptab_iox,
931                                          NB_NIC_CHANNELS,
932                                          0,           // mac_4 address
933                                          0,           // mac_2 address
934                                          nic_rx_name,
935                                          nic_tx_name);
936
937   // Frame Buffer
938   VciFrameBuffer<vci_param_ext>*  fbuf;
939   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
940                                             IntTab(0, IOX_FBUF_TGT_ID),
941                                             maptab_iox,
942                                             FBUF_X_SIZE, FBUF_Y_SIZE );
943
944   // Block Device
945   // for AHCI
946   // std::vector<std::string> filenames;
947   // filenames.push_back(disk_name);            // one single disk
948   VciBlockDeviceTsar<vci_param_ext>*  bdev;
949   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
950                                                  maptab_iox,
951                                                  IntTab(0, BDEV_LOCAL_SRCID),
952                                                  IntTab(0, IOX_BDEV_TGT_ID),
953                                                  disk_name,
954                                                  512,        // block size
955                                                  64,         // burst size (bytes)
956                                                  0 );        // disk latency
957
958   // Chained Buffer DMA controller
959   VciChbufDma<vci_param_ext>*  cdma;
960   cdma = new VciChbufDma<vci_param_ext>( "cdma",
961                                          maptab_iox,
962                                          IntTab(0, CDMA_LOCAL_SRCID),
963                                          IntTab(0, IOX_CDMA_TGT_ID),
964                                          64,          // burst size (bytes)
965                                          2*NB_NIC_CHANNELS );
966   // Multi-TTY controller
967   std::vector<std::string> vect_names;
968   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
969   {
970      std::ostringstream term_name;
971         term_name <<  "term" << tid;
972         vect_names.push_back(term_name.str().c_str());
973      }
974      VciMultiTty<vci_param_ext>*  mtty;
975      mtty = new VciMultiTty<vci_param_ext>( "mtty",
976                                             IntTab(0, IOX_MTTY_TGT_ID),
977                                             maptab_iox,
978                                             vect_names);
979
980   // IOPIC
981   VciIopic<vci_param_ext>* iopi;
982   iopi = new VciIopic<vci_param_ext>( "iopi",
983                                       maptab_iox,
984                                       IntTab(0, IOPI_LOCAL_SRCID),
985                                       IntTab(0, IOX_IOPI_TGT_ID),
986                                       32 );        // number of input HWI
987
988   // Simhelper
989   VciSimhelper<vci_param_ext>* simh;
990   simh = new VciSimhelper<vci_param_ext>("simh",
991                                          IntTab(0, IOX_SIMH_TGT_ID),
992                                          maptab_iox );
993
994   // Clusters
995   TsarIobCluster<vci_param_int,
996                  vci_param_ext,
997                  dspin_int_cmd_width,
998                  dspin_int_rsp_width,
999                  dspin_ram_cmd_width,
1000                  dspin_ram_rsp_width>* clusters[X_SIZE][Y_SIZE];
1001
1002#if USE_OPENMP
1003#pragma omp parallel
1004    {
1005#pragma omp for
1006#endif
1007        for(size_t i = 0; i  < (X_SIZE * Y_SIZE); i++)
1008        {
1009            size_t x = i / Y_SIZE;
1010            size_t y = i % Y_SIZE;
1011
1012#if USE_OPENMP
1013#pragma omp critical
1014            {
1015#endif
1016            std::cout << std::endl;
1017            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1018            std::cout << std::endl;
1019
1020            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1021            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1022            const bool is_io_cluster = is_iob0 || is_iob1;
1023
1024            const int iox_iob_ini_id = is_iob0 ?
1025                IOX_IOB0_INI_ID :
1026                IOX_IOB1_INI_ID ;
1027            const int iox_iob_tgt_id = is_iob0 ?
1028                IOX_IOB0_TGT_ID :
1029                IOX_IOB1_TGT_ID ;
1030
1031            std::ostringstream sc;
1032            sc << "cluster_" << x << "_" << y;
1033            clusters[x][y] = new TsarIobCluster<vci_param_int,
1034                                                vci_param_ext,
1035                                                dspin_int_cmd_width,
1036                                                dspin_int_rsp_width,
1037                                                dspin_ram_cmd_width,
1038                                                dspin_ram_rsp_width>
1039            (
1040                sc.str().c_str(),
1041                NB_PROCS_MAX,
1042                NB_DMA_CHANNELS,
1043                x,
1044                y,
1045                X_SIZE,
1046                Y_SIZE,
1047
1048                P_WIDTH,
1049
1050                maptab_int,
1051                maptab_ram,
1052                maptab_iox,
1053
1054                X_WIDTH,
1055                Y_WIDTH,
1056                vci_srcid_width - X_WIDTH - Y_WIDTH,            // l_id width,
1057
1058                INT_MEMC_TGT_ID,
1059                INT_XICU_TGT_ID,
1060                INT_MDMA_TGT_ID,
1061                INT_BROM_TGT_ID,
1062                INT_IOBX_TGT_ID,
1063
1064                INT_PROC_INI_ID,
1065                INT_MDMA_INI_ID,
1066                INT_IOBX_INI_ID,
1067
1068                RAM_XRAM_TGT_ID,
1069
1070                RAM_MEMC_INI_ID,
1071                RAM_IOBX_INI_ID,
1072
1073                is_io_cluster,
1074                iox_iob_tgt_id,
1075                iox_iob_ini_id,
1076
1077                MEMC_WAYS,
1078                MEMC_SETS,
1079                L1_IWAYS,
1080                L1_ISETS,
1081                L1_DWAYS,
1082                L1_DSETS,
1083                XRAM_LATENCY,
1084                XCU_NB_INPUTS,
1085
1086                distributed_boot,
1087
1088                loader,
1089
1090                frozen_cycles,
1091                debug_from,
1092                debug_ok and (cluster(x,y) == debug_memc_id),
1093                debug_ok and (cluster(x,y) == debug_proc_id),
1094                debug_ok and debug_iob
1095            );
1096
1097#if USE_OPENMP
1098            } // end critical
1099#endif
1100        } // end for
1101#if USE_OPENMP
1102    }
1103#endif
1104
1105    std::cout << std::endl;
1106
1107    ///////////////////////////////////////////////////////////////////////////////
1108    //     Net-list
1109    ///////////////////////////////////////////////////////////////////////////////
1110
1111    // IOX network connexion
1112    iox_network->p_clk                                   (signal_clk);
1113    iox_network->p_resetn                                (signal_resetn);
1114    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1115    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1116    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1117    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1118
1119    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1120    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1121    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1122    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1123    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1124    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1125    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1126    iox_network->p_to_tgt[IOX_SIMH_TGT_ID]               (signal_vci_tgt_simh);
1127
1128    if (cluster_iob0 != cluster_iob1)
1129    {
1130        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1131        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1132    }
1133
1134    // BDEV connexion
1135    bdev->p_clk                                          (signal_clk);
1136    bdev->p_resetn                                       (signal_resetn);
1137    bdev->p_irq                                          (signal_irq_bdev);
1138    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1139    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1140
1141    std::cout << "  - BDEV connected" << std::endl;
1142
1143    // FBUF connexion
1144    fbuf->p_clk                                          (signal_clk);
1145    fbuf->p_resetn                                       (signal_resetn);
1146    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1147
1148    std::cout << "  - FBUF connected" << std::endl;
1149
1150    // MNIC connexion
1151    mnic->p_clk                                          (signal_clk);
1152    mnic->p_resetn                                       (signal_resetn);
1153    mnic->p_vci                                          (signal_vci_tgt_mnic);
1154    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1155    {
1156         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1157         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1158    }
1159
1160    std::cout << "  - MNIC connected" << std::endl;
1161
1162    // MTTY connexion
1163    mtty->p_clk                                          (signal_clk);
1164    mtty->p_resetn                                       (signal_resetn);
1165    mtty->p_vci                                          (signal_vci_tgt_mtty);
1166    mtty->p_irq[0]                                       (signal_irq_mtty_rx);
1167
1168    std::cout << "  - MTTY connected" << std::endl;
1169
1170    // CDMA connexion
1171    cdma->p_clk                                          (signal_clk);
1172    cdma->p_resetn                                       (signal_resetn);
1173    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1174    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1175    for ( size_t i=0 ; i<(NB_NIC_CHANNELS*2) ; i++)
1176    {
1177        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1178    }
1179
1180    std::cout << "  - CDMA connected" << std::endl;
1181
1182    // IOPI connexion
1183    iopi->p_clk                                          (signal_clk);
1184    iopi->p_resetn                                       (signal_resetn);
1185    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1186    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1187    for ( size_t i=0 ; i<32 ; i++)
1188    {
1189       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1190       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1191       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1192       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1193       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1194       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1195       else if(i == 8)                 iopi->p_hwi[i] (signal_irq_bdev);
1196       else if(i == 9)                 iopi->p_hwi[i] (signal_irq_mtty_rx);
1197       else                            iopi->p_hwi[i] (signal_irq_false);
1198    }
1199
1200    std::cout << "  - IOPIC connected" << std::endl;
1201
1202    // Simhelper connexion
1203    simh->p_clk(signal_clk);
1204    simh->p_resetn(signal_resetn);
1205    simh->p_vci(signal_vci_tgt_simh);
1206
1207    // IOB0 cluster connexion to IOX network
1208    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1209    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1210
1211    // IOB1 cluster connexion to IOX network
1212    // (only when there is more than 1 cluster)
1213    if ( cluster_iob0 != cluster_iob1 )
1214    {
1215        (*clusters[X_SIZE-1][Y_SIZE-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1216        (*clusters[X_SIZE-1][Y_SIZE-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1217    }
1218
1219    // All clusters Clock & RESET connexions
1220    for ( size_t x = 0; x < (X_SIZE); x++ )
1221    {
1222        for (size_t y = 0; y < Y_SIZE; y++)
1223        {
1224            clusters[x][y]->p_clk     (signal_clk);
1225            clusters[x][y]->p_resetn  (signal_resetn);
1226        }
1227    }
1228
1229   // Inter Clusters horizontal connections
1230   if (X_SIZE > 1)
1231   {
1232      for (size_t x = 0; x < (X_SIZE-1); x++)
1233      {
1234         for (size_t y = 0; y < Y_SIZE; y++)
1235         {
1236            for (size_t k = 0; k < 3; k++)
1237            {
1238               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1239               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1240               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1241               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1242            }
1243
1244            for (size_t k = 0; k < 2; k++)
1245            {
1246               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1247               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1248               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1249               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1250            }
1251
1252            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1253            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1254            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1255            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1256            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1257            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1258            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1259            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1260         }
1261      }
1262   }
1263
1264   std::cout << std::endl << "Horizontal connections established" << std::endl;
1265
1266   // Inter Clusters vertical connections
1267   if (Y_SIZE > 1)
1268   {
1269      for (size_t y = 0; y < (Y_SIZE-1); y++)
1270      {
1271         for (size_t x = 0; x < X_SIZE; x++)
1272         {
1273            for (size_t k = 0; k < 3; k++)
1274            {
1275               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1276               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1277               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1278               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1279            }
1280
1281            for (size_t k = 0; k < 2; k++)
1282            {
1283               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1284               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1285               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1286               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1287            }
1288
1289            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1290            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1291            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1292            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1293            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1294            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1295            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1296            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1297         }
1298      }
1299   }
1300
1301   std::cout << "Vertical connections established" << std::endl;
1302
1303   // East & West boundary cluster connections
1304   for (size_t y = 0; y < Y_SIZE; y++)
1305   {
1306      for (size_t k = 0; k < 3; k++)
1307      {
1308         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1309         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1310         clusters[X_SIZE-1][y]->p_dspin_int_cmd_in[EAST][k]   (signal_dspin_false_int_cmd_in[X_SIZE-1][y][EAST][k]);
1311         clusters[X_SIZE-1][y]->p_dspin_int_cmd_out[EAST][k]  (signal_dspin_false_int_cmd_out[X_SIZE-1][y][EAST][k]);
1312      }
1313
1314      for (size_t k = 0; k < 2; k++)
1315      {
1316         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1317         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1318         clusters[X_SIZE-1][y]->p_dspin_int_rsp_in[EAST][k]   (signal_dspin_false_int_rsp_in[X_SIZE-1][y][EAST][k]);
1319         clusters[X_SIZE-1][y]->p_dspin_int_rsp_out[EAST][k]  (signal_dspin_false_int_rsp_out[X_SIZE-1][y][EAST][k]);
1320      }
1321
1322     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1323     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1324     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1325     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1326
1327     clusters[X_SIZE-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[X_SIZE-1][y][EAST]);
1328     clusters[X_SIZE-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[X_SIZE-1][y][EAST]);
1329     clusters[X_SIZE-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[X_SIZE-1][y][EAST]);
1330     clusters[X_SIZE-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[X_SIZE-1][y][EAST]);
1331   }
1332
1333   std::cout << "East & West boundaries established" << std::endl;
1334
1335   // North & South boundary clusters connections
1336   for (size_t x = 0; x < X_SIZE; x++)
1337   {
1338      for (size_t k = 0; k < 3; k++)
1339      {
1340         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1341         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1342         clusters[x][Y_SIZE-1]->p_dspin_int_cmd_in[NORTH][k]  (signal_dspin_false_int_cmd_in[x][Y_SIZE-1][NORTH][k]);
1343         clusters[x][Y_SIZE-1]->p_dspin_int_cmd_out[NORTH][k] (signal_dspin_false_int_cmd_out[x][Y_SIZE-1][NORTH][k]);
1344      }
1345
1346      for (size_t k = 0; k < 2; k++)
1347      {
1348         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1349         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1350         clusters[x][Y_SIZE-1]->p_dspin_int_rsp_in[NORTH][k]  (signal_dspin_false_int_rsp_in[x][Y_SIZE-1][NORTH][k]);
1351         clusters[x][Y_SIZE-1]->p_dspin_int_rsp_out[NORTH][k] (signal_dspin_false_int_rsp_out[x][Y_SIZE-1][NORTH][k]);
1352      }
1353
1354      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1355      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1356      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1357      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1358
1359      clusters[x][Y_SIZE-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][Y_SIZE-1][NORTH]);
1360      clusters[x][Y_SIZE-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][Y_SIZE-1][NORTH]);
1361      clusters[x][Y_SIZE-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][Y_SIZE-1][NORTH]);
1362      clusters[x][Y_SIZE-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][Y_SIZE-1][NORTH]);
1363   }
1364
1365   std::cout << "North & South boundaries established" << std::endl << std::endl;
1366
1367   ////////////////////////////////////////////////////////
1368   //   Simulation
1369   ///////////////////////////////////////////////////////
1370
1371   sc_start(sc_core::sc_time(0, SC_NS));
1372
1373   signal_resetn = false;
1374   signal_irq_false = false;
1375
1376   // network boundaries signals
1377   for (size_t x = 0; x < X_SIZE ; x++)
1378   {
1379      for (size_t y = 0; y < Y_SIZE ; y++)
1380      {
1381         for (size_t a = 0; a < 4; a++)
1382         {
1383            for (size_t k = 0; k < 3; k++)
1384            {
1385               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1386               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1387               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1388               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1389            }
1390
1391            for (size_t k = 0; k < 2; k++)
1392            {
1393               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1394               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1395               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1396               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1397            }
1398
1399            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1400            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1401            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1402            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1403
1404            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1405            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1406            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1407            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1408         }
1409      }
1410   }
1411
1412   sc_start(sc_core::sc_time(1, SC_NS));
1413   signal_resetn = true;
1414
1415   // simulation loop
1416   struct timeval t1,t2;
1417
1418   // cycles between stats
1419   const size_t stats_period = 100000;
1420   const size_t simul_period = debug_ok ? debug_period : stats_period;
1421
1422   for (size_t n = 0; n < ncycles; n += simul_period)
1423   {
1424      // stats display
1425      if((n % stats_period) == 0)
1426      {
1427         if (n > 0)
1428         {
1429            gettimeofday(&t2, NULL);
1430
1431            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1432               (uint64_t) t1.tv_usec / 1000;
1433            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1434               (uint64_t) t2.tv_usec / 1000;
1435            std::cerr << "### cycle = " << n << " / frequency (Khz) = "
1436               << (double) stats_period / (double) (ms2 - ms1) << std::endl;
1437         }
1438
1439         gettimeofday(&t1, NULL);
1440      }
1441
1442      // Monitor a specific address for one L1 cache
1443      // clusters[1][1]->proc[0]->cache_monitor(0x50090ULL);
1444
1445      // Monitor a specific address for one L2 cache
1446      // clusters[0][0]->memc->cache_monitor( 0x170000ULL);
1447
1448      // Monitor a specific address for one XRAM
1449      // if (n == 3000000) clusters[0][0]->xram->start_monitor( 0x170000ULL , 64);
1450
1451      if (debug_ok and (n > debug_from) and (n % debug_period == 0))
1452      {
1453         std::cout << "****************** cycle " << std::dec << n ;
1454         std::cout << " ************************************************" << std::endl;
1455
1456         // trace proc[debug_proc_id]
1457         if ( debug_proc_id != 0xFFFFFFFF )
1458         {
1459            size_t l          = debug_proc_id % NB_PROCS_MAX ;
1460            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
1461            size_t x          = cluster_xy >> 4;
1462            size_t y          = cluster_xy & 0xF;
1463
1464            clusters[x][y]->proc[l]->print_trace(1);
1465            std::ostringstream proc_signame;
1466            proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1467            clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1468
1469            clusters[x][y]->xicu->print_trace(l);
1470            std::ostringstream xicu_signame;
1471            xicu_signame << "[SIG]XICU_" << x << "_" << y;
1472            clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1473
1474            //              clusters[x][y]->mdma->print_trace();
1475            //              std::ostringstream mdma_signame;
1476            //              mdma_signame << "[SIG]MDMA_" << x << "_" << y;
1477            //              clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_signame.str());
1478
1479            if( clusters[x][y]->signal_proc_it[l].read() )
1480               std::cout << "### IRQ_PROC_" << std::dec
1481                  << x << "_" << y << "_" << l << " ACTIVE" << std::endl;
1482         }
1483
1484         // trace memc[debug_memc_id]
1485         if ( debug_memc_id != 0xFFFFFFFF )
1486         {
1487            size_t x = debug_memc_id >> 4;
1488            size_t y = debug_memc_id & 0xF;
1489
1490            clusters[x][y]->memc->print_trace(0);
1491            std::ostringstream smemc_tgt;
1492            smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1493            clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1494            std::ostringstream smemc_ini;
1495            smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1496            clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1497
1498            clusters[x][y]->xram->print_trace();
1499            std::ostringstream sxram_tgt;
1500            sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1501            clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1502         }
1503
1504
1505         // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1506         if ( debug_xram_id != 0xFFFFFFFF )
1507         {
1508            size_t x = debug_xram_id >> 4;
1509            size_t y = debug_xram_id & 0xF;
1510
1511            clusters[x][y]->xram->print_trace();
1512            std::ostringstream sxram_tgt;
1513            sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1514            clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1515
1516            clusters[x][y]->ram_router_cmd->print_trace();
1517            clusters[x][y]->ram_router_rsp->print_trace();
1518         }
1519
1520         // trace iob, iox and external peripherals
1521         if ( debug_iob )
1522         {
1523            clusters[0][0]->iob->print_trace();
1524            clusters[X_SIZE-1][Y_SIZE-1]->iob->print_trace();
1525            //              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1526            //              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1527            //              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1528
1529            signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1530            signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1531
1532            //              cdma->print_trace();
1533            //              signal_vci_tgt_cdma.print_trace("[SIG]IOX_CDMA_TGT");
1534            //              signal_vci_ini_cdma.print_trace("[SIG]IOX_CDMA_INI");
1535
1536            //              mtty->print_trace();
1537            //              signal_vci_tgt_mtty.print_trace("[SIG]IOX_MTTY_TGT");
1538
1539            bdev->print_trace();
1540            signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1541            signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1542
1543            mnic->print_trace();
1544            signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1545
1546            //              fbuf->print_trace();
1547            //              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF");
1548
1549            iopi->print_trace();
1550            signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1551            signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1552
1553            signal_vci_tgt_simh.print_trace("[SIG]SIMH_TGT");
1554
1555            iox_network->print_trace();
1556
1557            // interrupts
1558            if (signal_irq_bdev)       std::cout << "### IRQ_BDEV ACTIVE"       << std::endl;
1559            if (signal_irq_mtty_rx)    std::cout << "### IRQ_MTTY ACTIVE"       << std::endl;
1560            if (signal_irq_mnic_rx[0]) std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1561            if (signal_irq_mnic_rx[1]) std::cout << "### IRQ_MNIC_RX[1] ACTIVE" << std::endl;
1562            if (signal_irq_mnic_tx[0]) std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1563            if (signal_irq_mnic_tx[1]) std::cout << "### IRQ_MNIC_TX[1] ACTIVE" << std::endl;
1564         }
1565      }
1566
1567      sc_start(sc_core::sc_time(simul_period, SC_NS));
1568   }
1569   return EXIT_SUCCESS;
1570}
1571
1572int sc_main (int argc, char *argv[])
1573{
1574   try {
1575      return _main(argc, argv);
1576   } catch (soclib::exception::RunTimeError &e) {
1577      std::cout << "RunTimeError: " << e.what() << std::endl;
1578   } catch (std::exception &e) {
1579      std::cout << e.what() << std::endl;
1580   } catch (...) {
1581      std::cout << "Unknown exception occured" << std::endl;
1582      throw;
1583   }
1584   return 1;
1585}
1586
1587
1588// Local Variables:
1589// tab-width: 3
1590// c-basic-offset: 3
1591// c-file-offsets:((innamespace . 0)(inline-open . 0))
1592// indent-tabs-mode: nil
1593// End:
1594
1595// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1596
1597
1598
Note: See TracBrowser for help on using the repository browser.