source: branches/reconfiguration/platforms/tsar_generic_iob/top.cpp @ 991

Last change on this file since 991 was 989, checked in by cfuguet, 8 years ago

reconf: allow debugging of the vci_simple_rom component in the
tsar_generic_iob platform.

File size: 74.3 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7//
8// Modified by: Cesar Fuguet
9///////////////////////////////////////////////////////////////////////////////
10// This file define a generic TSAR architecture with an IO network emulating
11// an external bus (i.e. Hypertransport) to access 7 external peripherals:
12//
13// - FBUF : Frame Buffer
14// - MTTY : multi TTY (one channel)
15// - MNIC : Network controller (up to 2 channels)
16// - CDMA : Chained Buffer DMA controller (up to 4 channels)
17// - BDEV : Dlock Device controler (one channel)
18// - IOPI : HWI to SWI translator.
19// - SIMH : Simulation Helper
20//
21// The internal physical address space is 40 bits, and the cluster index
22// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
23// Y is encodes on 4 bits, whatever the actual mesh size.
24// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
25//
26// It contains 3 networks:
27//
28// 1) the "INT" network supports Read/Write transactions
29//    between processors and L2 caches or peripherals.
30//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
31//    It supports also coherence transactions between L1 & L2 caches.
32// 3) the "RAM" network emulates the 3D network between L2 caches
33//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
34//    the two IO bridges and the physical RAMs disributed in all clusters.
35//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
36// 4) the IOX network connects the two IO bridge components to the
37//    7 external peripheral controllers.
38//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
39//
40// The external peripherals HWI IRQs are translated to WTI IRQs by the
41// external IOPIC component, that must be configured by the OS to route
42// these WTI IRQS to one or several internal XICU components.
43// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
44// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
45// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
46// - IOPIC HWI[8]       connected to IRQ_BDEV
47// - IOPIC HWI[31:16]   connected to IRQ_TTY_RX[15:0]
48//
49// Besides the external peripherals, each cluster contains one XICU component,
50// and one multi channels DMA component.
51// The XICU component is mainly used to handle WTI IRQs, as only 5 HWI IRQs
52// are connected to XICU in each cluster:
53// - IRQ_IN[0] : MMC
54// - IRQ_IN[1] : DMA channel 0
55// - IRQ_IN[2] : DMA channel 1
56// - IRQ_IN[3] : DMA channel 2
57// - IRQ_IN[4] : DMA channel 3
58//
59// All clusters are identical, but cluster(0, 0) and cluster(X_SIZE-1, Y_SIZE-1)
60// contain an extra IO bridge component. These IOB0 & IOB1 components are
61// connected to the three networks (INT, RAM, IOX).
62//
63// - It uses two dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the INT network.
65// - It uses three dspin_local_crossbar per cluster to implement the
66//   local interconnect correponding to the coherence INT network.
67// - It uses two virtual_dspin_router per cluster to implement
68//   the INT network (routing both the direct and coherence trafic).
69// - It uses two dspin_router per cluster to implement the RAM network.
70// - It uses the vci_cc_vcache_wrapper.
71// - It uses the vci_mem_cache.
72// - It contains one vci_xicu and one vci_multi_dma per cluster.
73// - It contains one vci_simple ram per cluster to model the L3 cache.
74//
75// The TsarIobCluster component is defined in files
76// tsar_iob_cluster.* (with * = cpp, h, sd)
77//
78// The main hardware parameters must be defined in the hard_config.h file :
79// - X_SIZE           : number of clusters in a row
80// - Y_SIZE           : number of clusters in a column
81// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
82// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (up to 16)
83// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
84// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
85// - FBUF_X_SIZE      : width of frame buffer (pixels)
86// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
87// - XCU_NB_HWI       : number of HWIs
88// - XCU_NB_PTI       : number of PTIs
89// - XCU_NB_WTI       : number of WTIs
90// - XCU_NB_OUT       : number of OUTs
91//
92// Some secondary hardware parameters must be defined in this top.cpp file:
93// - XRAM_LATENCY     : external ram latency
94// - MEMC_WAYS        : L2 cache number of ways
95// - MEMC_SETS        : L2 cache number of sets
96// - L1_IWAYS
97// - L1_ISETS
98// - L1_DWAYS
99// - L1_DSETS
100// - BDEV_IMAGE_NAME  : file pathname for block device
101// - NIC_TIMEOUT      : max number of cycles before closing a container
102//
103// General policy for 40 bits physical address decoding:
104// All physical segments base addresses are multiple of 1 Mbytes
105// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
106// The (X_WIDTH + Y_WIDTH) MSB bits (left aligned) define
107// the cluster index, and the LADR bits define the local index:
108//      |X_ID|Y_ID|  LADR  |     OFFSET          |
109//      |  4 |  4 |   8    |       24            |
110//
111// General policy for 14 bits SRCID decoding:
112// Each component is identified by (x_id, y_id, l_id) tuple.
113//      |X_ID|Y_ID| L_ID |
114//      |  4 |  4 |  6   |
115/////////////////////////////////////////////////////////////////////////
116
117#include <systemc>
118#include <sys/time.h>
119#include <iostream>
120#include <sstream>
121#include <cstdlib>
122#include <cstdarg>
123#include <climits>
124#include <stdint.h>
125#include <vector>
126
127#include "gdbserver.h"
128#include "mapping_table.h"
129
130#include "tsar_iob_cluster.h"
131#include "vci_chbuf_dma.h"
132#include "vci_multi_tty.h"
133#include "vci_multi_nic.h"
134#include "vci_target_error.h"
135#include "vci_simple_rom.h"
136#include "vci_block_device_tsar.h"
137#include "vci_framebuffer.h"
138#include "vci_iox_network.h"
139#include "vci_iopic.h"
140#include "vci_simhelper.h"
141
142#include "alloc_elems.h"
143
144///////////////////////////////////////////////////
145//      OS
146///////////////////////////////////////////////////
147#define USE_ALMOS 0
148
149#define almos_bootloader_pathname "bootloader.bin"
150#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
151#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
152
153///////////////////////////////////////////////////
154//               Parallelisation
155///////////////////////////////////////////////////
156#define USE_OPENMP _OPENMP
157
158#if USE_OPENMP
159#include <omp.h>
160#endif
161
162///////////////////////////////////////////////////////////
163//          DSPIN parameters
164///////////////////////////////////////////////////////////
165
166#define dspin_int_cmd_width   39
167#define dspin_int_rsp_width   32
168
169#define dspin_ram_cmd_width   64
170#define dspin_ram_rsp_width   64
171
172///////////////////////////////////////////////////////////
173//         VCI fields width  for the 3 VCI networks
174///////////////////////////////////////////////////////////
175
176#define vci_cell_width_int    4
177#define vci_cell_width_ext    8
178
179#define vci_plen_width        8
180#define vci_address_width     40
181#define vci_rerror_width      1
182#define vci_clen_width        1
183#define vci_rflag_width       1
184#define vci_srcid_width       14
185#define vci_pktid_width       4
186#define vci_trdid_width       4
187#define vci_wrplen_width      1
188
189////////////////////////////////////////////////////////////
190//    Main Hardware Parameters values
191//////////////////////i/////////////////////////////////////
192
193#include "hard_config.h"
194
195////////////////////////////////////////////////////////////
196//    Secondary Hardware Parameters values
197//////////////////////i/////////////////////////////////////
198
199#define XRAM_LATENCY          0
200
201#define MEMC_WAYS             16
202#define MEMC_SETS             256
203
204#define L1_IWAYS              4
205#define L1_ISETS              64
206
207#define L1_DWAYS              4
208#define L1_DSETS              64
209
210#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
211
212#define NIC_TIMEOUT           10000
213
214#define NORTH                 0
215#define SOUTH                 1
216#define EAST                  2
217#define WEST                  3
218
219#define cluster(x, y)   ((y) + ((x) << Y_WIDTH))
220
221////////////////////////////////////////////////////////////
222//     DEBUG Parameters default values
223//////////////////////i/////////////////////////////////////
224
225#define MAX_FROZEN_CYCLES     200000
226
227/////////////////////////////////////////////////////////
228//    Physical segments definition
229/////////////////////////////////////////////////////////
230
231// All physical segments base addresses and sizes are defined
232// in the hard_config.h file. For replicated segments, the
233// base address is incremented by a cluster offset:
234// offset  = cluster(x, y) << (address_width-X_WIDTH-Y_WIDTH);
235
236////////////////////////////////////////////////////////////////////////
237//          SRCID definition
238////////////////////////////////////////////////////////////////////////
239// All initiators are in the same indexing space (14 bits).
240// The SRCID is structured in two fields:
241// - The 8 MSB bits define the cluster index (left aligned)
242// - The 6 LSB bits define the local index.
243// Two different initiators cannot have the same SRCID, but a given
244// initiator can have two alias SRCIDs:
245// - Internal initiators (procs, mdma) are replicated in all clusters,
246//   and each initiator has one single SRCID.
247// - External initiators (bdev, cdma) are not replicated, but can be
248//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
249//   They have the same local index, but two different cluster indexes.
250//
251// As cluster_iob0 and cluster_iob1 contain both internal initiators
252// and external initiators, they must have different local indexes.
253// Consequence: For a local interconnect, the INI_ID port index
254// is NOT equal to the SRCID local index, and the local interconnect
255// must make a translation: SRCID => INI_ID
256////////////////////////////////////////////////////////////////////////
257
258#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
259#define MDMA_LOCAL_SRCID             0x8
260#define IOBX_LOCAL_SRCID             0x9
261#define MEMC_LOCAL_SRCID             0xA
262#define CDMA_LOCAL_SRCID             0xB
263#define BDEV_LOCAL_SRCID             0xC
264#define IOPI_LOCAL_SRCID             0xD
265
266///////////////////////////////////////////////////////////////////////
267//     TGT_ID and INI_ID port indexing for INT local interconnect
268///////////////////////////////////////////////////////////////////////
269
270#define INT_MEMC_TGT_ID              0
271#define INT_XICU_TGT_ID              1
272#define INT_MDMA_TGT_ID              2
273#define INT_DROM_TGT_ID              3
274#define INT_IOBX_TGT_ID              4
275
276#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
277#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
278#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
279
280///////////////////////////////////////////////////////////////////////
281//     TGT_ID and INI_ID port indexing for RAM local interconnect
282///////////////////////////////////////////////////////////////////////
283
284#define RAM_XRAM_TGT_ID              0
285
286#define RAM_MEMC_INI_ID              0
287#define RAM_IOBX_INI_ID              1
288
289///////////////////////////////////////////////////////////////////////
290//     TGT_ID and INI_ID port indexing for I0X local interconnect
291///////////////////////////////////////////////////////////////////////
292
293#define IOX_FBUF_TGT_ID              0
294#define IOX_BDEV_TGT_ID              1
295#define IOX_MNIC_TGT_ID              2
296#define IOX_CDMA_TGT_ID              3
297#define IOX_MTTY_TGT_ID              4
298#define IOX_IOPI_TGT_ID              5
299#define IOX_SIMH_TGT_ID              6
300#define IOX_ROM_TGT_ID               7
301#define IOX_IOB0_TGT_ID              8
302#define IOX_IOB1_TGT_ID              9
303
304#define IOX_BDEV_INI_ID              0
305#define IOX_CDMA_INI_ID              1
306#define IOX_IOPI_INI_ID              2
307#define IOX_IOB0_INI_ID              3
308#define IOX_IOB1_INI_ID              4
309
310////////////////////////////////////////////////////////////////////////
311int _main(int argc, char *argv[])
312////////////////////////////////////////////////////////////////////////
313{
314   using namespace sc_core;
315   using namespace soclib::caba;
316   using namespace soclib::common;
317
318
319   char     dsoft_name[256]  = "";                // pathname: binary code
320   char     soft_name[256]   = "";                // pathname: binary code
321   size_t   ncycles          = UINT_MAX;          // simulated cycles
322   char     disk_name[256]   = BDEV_IMAGE_NAME;   // pathname: disk image
323   ssize_t  threads_nr       = 1;                 // simulator's threads number
324   size_t   faulty_mask      = 0x1F;              // interface mask for the faulty router
325   bool     debug_ok         = false;             // trace activated
326   size_t   debug_period     = 1;                 // trace period
327   size_t   debug_memc_id    = 0xFFFFFFFF;        // index of traced memc
328   size_t   debug_proc_id    = 0xFFFFFFFF;        // index of traced proc
329   size_t   debug_xram_id    = 0xFFFFFFFF;        // index of traced xram
330   bool     debug_iob        = false;             // trace iob0 & iob1 when true
331   uint32_t debug_from       = 0;                 // trace start cycle
332   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES; // monitoring frozen processor
333
334   std::vector<size_t> faulty_routers;
335
336   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
337   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
338
339   ////////////// command line arguments //////////////////////
340   if (argc > 1)
341   {
342      for (int n = 1; n < argc; n = n + 2)
343      {
344         if ((strcmp(argv[n], "-NCYCLES") == 0) && (n+1<argc))
345         {
346            ncycles = strtol(argv[n+1], NULL, 0);
347         }
348         else if ((strcmp(argv[n], "-SOFT") == 0) && (n+1<argc) )
349         {
350            strcpy(soft_name, argv[n+1]);
351         }
352         else if ((strcmp(argv[n], "-DSOFT") == 0) && (n+1<argc) )
353         {
354            strcpy(dsoft_name, argv[n+1]);
355         }
356         else if ((strcmp(argv[n], "-DEBUG") == 0) && (n+1<argc) )
357         {
358            debug_ok = true;
359            debug_from = strtol(argv[n+1], NULL, 0);
360         }
361         else if ((strcmp(argv[n], "-DISK") == 0) && (n+1<argc) )
362         {
363            strcpy(disk_name, argv[n+1]);
364         }
365         else if ((strcmp(argv[n], "-MEMCID") == 0) && (n+1<argc) )
366         {
367            debug_memc_id = strtol(argv[n+1], NULL, 0);
368            size_t x = debug_memc_id >> Y_WIDTH;
369            size_t y = debug_memc_id & ((1 << Y_WIDTH) - 1);
370            if( (x>=X_SIZE) || (y>=Y_SIZE) )
371            {
372                std::cout << "MEMCID parameter does'nt fit X_SIZE/Y_SIZE" << std::endl;
373                exit(0);
374            }
375         }
376         else if ((strcmp(argv[n], "-XRAMID") == 0) && (n+1<argc) )
377         {
378            debug_xram_id = strtol(argv[n+1], NULL, 0);
379            size_t x = debug_xram_id >> Y_WIDTH;
380            size_t y = debug_xram_id & ((1 << Y_WIDTH) - 1);
381            if( (x>=X_SIZE) || (y>=Y_SIZE) )
382            {
383                std::cout << "XRAMID parameter does'nt fit X_SIZE/Y_SIZE" << std::endl;
384                exit(0);
385            }
386         }
387         else if ((strcmp(argv[n], "-IOB") == 0) && (n+1<argc) )
388         {
389            debug_iob = strtol(argv[n+1], NULL, 0);
390         }
391         else if ((strcmp(argv[n], "-PROCID") == 0) && (n+1<argc) )
392         {
393            debug_proc_id     = strtol(argv[n+1], NULL, 0);
394            size_t cluster_xy = debug_proc_id >> P_WIDTH;
395            size_t x          = cluster_xy >> Y_WIDTH;
396            size_t y          = cluster_xy & ((1 << Y_WIDTH) - 1);
397            if( (x>=X_SIZE) || (y>=Y_SIZE) )
398            {
399                std::cout << "PROCID parameter does'nt fit X_SIZE/Y_SIZE" << std::endl;
400                exit(0);
401            }
402         }
403         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
404         {
405            threads_nr = strtol(argv[n+1], NULL, 0);
406            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
407         }
408         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
409         {
410            frozen_cycles = strtol(argv[n+1], NULL, 0);
411         }
412         else if ((strcmp(argv[n], "-PERIOD") == 0) && (n+1 < argc))
413         {
414            debug_period = strtol(argv[n+1], NULL, 0);
415         }
416         else if ((strcmp(argv[n], "-FAULTY_ROUTER") == 0) && (n+3 < argc) )
417         {
418            size_t t = strtol(argv[n+1], NULL, 0);
419            size_t x = strtol(argv[n+2], NULL, 0);
420            size_t y = strtol(argv[n+3], NULL, 0);
421            n+=2;
422            if( (t > 4) )
423            {
424                std::cout << "FAULTY_ROUTER NoC index is too big (index > 4)" << std::endl;
425                exit(0);
426            }
427            if( (x>=X_SIZE) || (y>=Y_SIZE) )
428            {
429                std::cout << "FAULTY_ROUTER parameter doesn't fit X_SIZE/Y_SIZE" << std::endl;
430                exit(0);
431            }
432            faulty_routers.push_back((t << (X_WIDTH + Y_WIDTH)) |
433                                     (x << (Y_WIDTH)) |
434                                     (y));
435         }
436         else if ((strcmp(argv[n], "-FAULTY_MASK") == 0) && (n+1 < argc) )
437         {
438            faulty_mask = strtol(argv[n+1], NULL, 0);
439            if( faulty_mask > 0x1F )
440            {
441                std::cout << "FAULTY_MASK parameter max value is 0x1F" << std::endl;
442                exit(0);
443            }
444         }
445         else
446         {
447            std::cout << "   Arguments are (key, value) couples." << std::endl;
448            std::cout << "   The order is not important." << std::endl;
449            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
450            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
451            std::cout << "     -DSOFT pathname_for_distributed_embedded_soft" << std::endl;
452            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
453            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
454            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
455            std::cout << "     -THREADS simulator's threads number" << std::endl;
456            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
457            std::cout << "     -PERIOD number_of_cycles between trace" << std::endl;
458            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
459            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
460            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
461            std::cout << "     -IOB    non_zero_value" << std::endl;
462            exit(0);
463         }
464      }
465   }
466
467   // Activate Distributed Boot (set by environment variable)
468   // When this is activated, every processor boots with its instruction and data
469   // physical address extension register initialized to its cluster index
470   // (X_LOCAL, Y_LOCAL). To support this feature, a distributed ROM is
471   // implemented in each cluster.
472
473   const bool distributed_boot = (getenv("DISTRIBUTED_BOOT") != NULL);
474
475   // checking hardware parameters
476   assert( (X_SIZE <= (1 << X_WIDTH)) and
477           "The X_SIZE parameter cannot be larger than 16" );
478
479   assert( (Y_SIZE <= (1 << Y_WIDTH)) and
480           "The Y_SIZE parameter cannot be larger than 16" );
481
482   assert( (NB_PROCS_MAX <= (1 << P_WIDTH)) and
483           "NB_PROCS_MAX parameter cannot be larger than 2^P_WIDTH" );
484
485   assert( (NB_DMA_CHANNELS <= 4) and
486           "The NB_DMA_CHANNELS parameter cannot be larger than 4" );
487
488   assert( (NB_TTY_CHANNELS >= 1) and (NB_TTY_CHANNELS <= 16) and
489           "The NB_TTY_CHANNELS parameter cannot be larger than 16" );
490
491#if USE_NIC
492   assert( (NB_NIC_CHANNELS == 2) and
493           "The NB_NIC_CHANNELS parameter must be 2" );
494#endif
495
496   std::cout << std::endl << std::dec
497             << " - X_SIZE          = " << X_SIZE << std::endl
498             << " - Y_SIZE          = " << Y_SIZE << std::endl
499             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX <<  std::endl
500             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
501             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
502             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
503             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
504             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
505             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
506             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
507             << " - DIST_BOOT       = " << distributed_boot << std::endl
508             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
509             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
510             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
511
512   std::cout << std::endl;
513
514#if USE_OPENMP
515   omp_set_dynamic(false);
516   omp_set_num_threads(threads_nr);
517   std::cerr << "Built with openmp version " << _OPENMP
518             << " / numthreads = " << threads_nr << std::endl;
519#endif
520
521   // Define VciParams objects
522   typedef soclib::caba::VciParams<vci_cell_width_int,
523                                   vci_plen_width,
524                                   vci_address_width,
525                                   vci_rerror_width,
526                                   vci_clen_width,
527                                   vci_rflag_width,
528                                   vci_srcid_width,
529                                   vci_pktid_width,
530                                   vci_trdid_width,
531                                   vci_wrplen_width> vci_param_int;
532
533   typedef soclib::caba::VciParams<vci_cell_width_ext,
534                                   vci_plen_width,
535                                   vci_address_width,
536                                   vci_rerror_width,
537                                   vci_clen_width,
538                                   vci_rflag_width,
539                                   vci_srcid_width,
540                                   vci_pktid_width,
541                                   vci_trdid_width,
542                                   vci_wrplen_width> vci_param_ext;
543
544   const size_t cluster_iob0 = cluster(0, 0);               // cluster containing IOB0
545   const size_t cluster_iob1 = cluster(X_SIZE-1, Y_SIZE-1); // cluster containing IOB1
546
547   /////////////////////////////////////////////////////////////////////
548   // INT network mapping table
549   // - two levels address decoding for commands
550   // - two levels srcid decoding for responses
551   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
552   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
553   /////////////////////////////////////////////////////////////////////
554   MappingTable maptab_int( vci_address_width,
555                            IntTab(X_WIDTH + Y_WIDTH, 16 - X_WIDTH - Y_WIDTH),
556                            IntTab(X_WIDTH + Y_WIDTH, vci_srcid_width - X_WIDTH - Y_WIDTH),
557                            0x00FF000000);
558
559   for (size_t x = 0; x < X_SIZE; x++)
560   {
561      for (size_t y = 0; y < Y_SIZE; y++)
562      {
563         uint64_t offset = ((uint64_t)cluster(x, y))
564                              << (vci_address_width-X_WIDTH-Y_WIDTH);
565         bool config    = true;
566         bool cacheable = true;
567
568         // the four following segments are defined in all clusters
569
570         std::ostringstream    smemc_conf;
571         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
572         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
573                     IntTab(cluster(x, y), INT_MEMC_TGT_ID), not cacheable, config ));
574
575         std::ostringstream    smemc_xram;
576         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
577         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
578                     IntTab(cluster(x, y), INT_MEMC_TGT_ID), cacheable));
579
580         std::ostringstream    sxicu;
581         sxicu << "int_seg_xicu_" << x << "_" << y;
582         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
583                     IntTab(cluster(x, y), INT_XICU_TGT_ID), not cacheable));
584
585         std::ostringstream    smdma;
586         smdma << "int_seg_mdma_" << x << "_" << y;
587         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
588                     IntTab(cluster(x, y), INT_MDMA_TGT_ID), not cacheable));
589
590         std::ostringstream    sdrom;
591         sdrom << "int_seg_drom_" << x << "_" << y;
592         maptab_int.add(Segment(sdrom.str(), SEG_DROM_BASE+offset, SEG_DROM_SIZE,
593                     IntTab(cluster(x, y), INT_DROM_TGT_ID), cacheable));
594
595         // the following segments are only defined in cluster_iob0 or in cluster_iob1
596
597         if ( (cluster(x, y) == cluster_iob0) or (cluster(x, y) == cluster_iob1) )
598         {
599            std::ostringstream    siobx;
600            siobx << "int_seg_iobx_" << x << "_" << y;
601            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
602                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable, config ));
603
604            std::ostringstream    stty;
605            stty << "int_seg_mtty_" << x << "_" << y;
606            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
607                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
608
609            std::ostringstream    sfbf;
610            sfbf << "int_seg_fbuf_" << x << "_" << y;
611            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
612                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
613
614            std::ostringstream    sbdv;
615            sbdv << "int_seg_bdev_" << x << "_" << y;
616            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
617                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
618
619            std::ostringstream    snic;
620            snic << "int_seg_mnic_" << x << "_" << y;
621            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
622                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
623
624            std::ostringstream    sdma;
625            sdma << "int_seg_cdma_" << x << "_" << y;
626            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
627                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
628
629            std::ostringstream    spic;
630            spic << "int_seg_iopi_" << x << "_" << y;
631            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
632                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
633
634            std::ostringstream    ssim;
635            ssim << "int_seg_simh_" << x << "_" << y;
636            maptab_int.add(Segment(ssim.str(), SEG_SIM_BASE+offset, SEG_SIM_SIZE,
637                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), not cacheable));
638
639            std::ostringstream    srom;
640            srom << "int_seg_rom_" << x << "_" << y;
641            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
642                        IntTab(cluster(x, y), INT_IOBX_TGT_ID), cacheable));
643         }
644
645         // This define the mapping between the SRCIDs
646         // and the port index on the local interconnect.
647
648         maptab_int.srcid_map( IntTab( cluster(x, y), MDMA_LOCAL_SRCID ),
649                               IntTab( cluster(x, y), INT_MDMA_INI_ID ) );
650
651         maptab_int.srcid_map( IntTab( cluster(x, y), IOBX_LOCAL_SRCID ),
652                               IntTab( cluster(x, y), INT_IOBX_INI_ID ) );
653
654         maptab_int.srcid_map( IntTab( cluster(x, y), IOPI_LOCAL_SRCID ),
655                               IntTab( cluster(x, y), INT_IOBX_INI_ID ) );
656
657         for ( size_t p = 0 ; p < NB_PROCS_MAX ; p++ )
658         maptab_int.srcid_map( IntTab( cluster(x, y), PROC_LOCAL_SRCID+p ),
659                               IntTab( cluster(x, y), INT_PROC_INI_ID+p ) );
660      }
661   }
662   std::cout << "INT network " << maptab_int << std::endl;
663
664    /////////////////////////////////////////////////////////////////////////
665    // RAM network mapping table
666    // - two levels address decoding for commands
667    // - two levels srcid decoding for responses
668    // - 2 local initiators (MEMC, IOBX) per cluster
669    //   (IOBX component only in cluster_iob0 and cluster_iob1)
670    // - 1 local target (XRAM) per cluster
671    ////////////////////////////////////////////////////////////////////////
672    MappingTable maptab_ram( vci_address_width,
673                             IntTab(X_WIDTH+Y_WIDTH, 0),
674                             IntTab(X_WIDTH+Y_WIDTH, vci_srcid_width - X_WIDTH - Y_WIDTH),
675                             0x00FF000000);
676
677    for (size_t x = 0; x < X_SIZE; x++)
678    {
679        for (size_t y = 0; y < Y_SIZE ; y++)
680        {
681            uint64_t offset = ((uint64_t)cluster(x, y))
682                                << (vci_address_width-X_WIDTH-Y_WIDTH);
683
684            std::ostringstream sxram;
685            sxram << "ext_seg_xram_" << x << "_" << y;
686            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
687                           SEG_RAM_SIZE, IntTab(cluster(x, y), RAM_XRAM_TGT_ID), false));
688        }
689    }
690
691    // This define the mapping between the initiators SRCID
692    // and the port index on the RAM local interconnect.
693    // External initiator have two alias SRCID (iob0 / iob1)
694
695    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
696                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
697
698    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
699                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
700
701    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
702                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
703
704    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
705                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
706
707    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
708                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
709
710    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
711                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
712
713    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
714                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
715
716    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
717                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
718
719    std::cout << "RAM network " << maptab_ram << std::endl;
720
721    ///////////////////////////////////////////////////////////////////////
722    // IOX network mapping table
723    // - two levels address decoding for commands (9, 7) bits
724    // - two levels srcid decoding for responses
725    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
726    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, ROM, MNIC, IOPI)
727    //
728    // Address bit 32 is used to determine if a command must be routed to
729    // IOB0 or IOB1.
730    ///////////////////////////////////////////////////////////////////////
731    MappingTable maptab_iox(
732          vci_address_width,
733          IntTab(X_WIDTH + Y_WIDTH - 1, 16 - X_WIDTH - Y_WIDTH + 1),
734          IntTab(X_WIDTH + Y_WIDTH    , vci_param_ext::S - X_WIDTH - Y_WIDTH),
735          0x00FF000000);
736
737    // External peripherals segments
738    // When there is more than one cluster, external peripherals can be accessed
739    // through two segments, depending on the used IOB (IOB0 or IOB1).
740
741    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
742       << (vci_address_width - X_WIDTH - Y_WIDTH);
743
744    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
745                   IntTab(0, IOX_MTTY_TGT_ID), false));
746    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
747                   IntTab(0, IOX_FBUF_TGT_ID), false));
748    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
749                   IntTab(0, IOX_BDEV_TGT_ID), false));
750    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
751                   IntTab(0, IOX_MNIC_TGT_ID), false));
752    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
753                   IntTab(0, IOX_CDMA_TGT_ID), false));
754    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
755                   IntTab(0, IOX_IOPI_TGT_ID), false));
756    maptab_iox.add(Segment("iox_seg_simh_0", SEG_SIM_BASE + iob0_base, SEG_SIM_SIZE,
757                   IntTab(0, IOX_SIMH_TGT_ID), false));
758    maptab_iox.add(Segment("iox_seg_rom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
759                   IntTab(0, IOX_ROM_TGT_ID), false));
760
761    if ( cluster_iob0 != cluster_iob1 )
762    {
763       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
764          << (vci_address_width - X_WIDTH - Y_WIDTH);
765
766        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
767                   IntTab(0, IOX_MTTY_TGT_ID), false));
768        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
769                   IntTab(0, IOX_FBUF_TGT_ID), false));
770        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
771                   IntTab(0, IOX_BDEV_TGT_ID), false));
772        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
773                   IntTab(0, IOX_MNIC_TGT_ID), false));
774        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
775                   IntTab(0, IOX_CDMA_TGT_ID), false));
776        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
777                   IntTab(0, IOX_IOPI_TGT_ID), false));
778        maptab_iox.add(Segment("iox_seg_simh_1", SEG_SIM_BASE + iob1_base, SEG_SIM_SIZE,
779                   IntTab(0, IOX_SIMH_TGT_ID), false));
780        maptab_iox.add(Segment("iox_seg_rom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
781                   IntTab(0, IOX_ROM_TGT_ID), false));
782    }
783
784    // If there is more than one cluster, external peripherals
785    // can access RAM through two segments (IOB0 / IOB1).
786    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
787    // and the choice depends on address bit A[32].
788    for (size_t x = 0; x < X_SIZE; x++)
789    {
790        for (size_t y = 0; y < Y_SIZE ; y++)
791        {
792            const bool wti       = true;
793            const bool cacheable = true;
794
795            const uint64_t offset = ((uint64_t)cluster(x, y))
796                << (vci_address_width-X_WIDTH-Y_WIDTH);
797
798            const uint64_t xicu_base = SEG_XCU_BASE + offset;
799
800            if ( (y & 0x1) == 0 ) // use IOB0
801            {
802                std::ostringstream sxcu0;
803                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
804                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
805                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
806
807                std::ostringstream siob0;
808                siob0 << "iox_seg_ram0_" << x << "_" << y;
809                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
810                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
811            }
812            else                  // USE IOB1
813            {
814                std::ostringstream sxcu1;
815                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
816                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
817                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
818
819                std::ostringstream siob1;
820                siob1 << "iox_seg_ram1_" << x << "_" << y;
821                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
822                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
823            }
824        }
825    }
826
827    // This define the mapping between the external initiators (SRCID)
828    // and the port index on the IOX local interconnect.
829
830    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
831                          IntTab( 0, IOX_CDMA_INI_ID  ) );
832    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
833                          IntTab( 0, IOX_BDEV_INI_ID  ) );
834    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
835                          IntTab( 0, IOX_IOPI_INI_ID  ) );
836    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
837                          IntTab( 0, IOX_IOB0_INI_ID  ) );
838
839    if ( cluster_iob0 != cluster_iob1 )
840    {
841        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
842                              IntTab( 0, IOX_IOB1_INI_ID ) );
843    }
844
845    std::cout << "IOX network " << maptab_iox << std::endl;
846
847    ////////////////////
848    // Signals
849    ///////////////////
850
851    sc_clock                          signal_clk("clk");
852    sc_signal<bool>                   signal_resetn("resetn");
853
854    sc_signal<bool>                   signal_irq_false;
855    sc_signal<bool>                   signal_irq_bdev;
856    sc_signal<bool>                   signal_irq_mtty_rx[NB_TTY_CHANNELS];
857    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
858    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
859    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
860
861    // VCI signals for IOX network
862    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
863    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
864    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
865    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
866    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
867
868    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
869    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
870    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
871    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
872    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
873    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
874    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
875    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
876    VciSignals<vci_param_ext>         signal_vci_tgt_simh("signal_vci_ini_simh");
877    VciSignals<vci_param_ext>         signal_vci_tgt_rom("signal_vci_ini_rom");
878
879   // Horizontal inter-clusters INT network DSPIN
880   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
881      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", X_SIZE-1, Y_SIZE, 3);
882   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
883      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", X_SIZE-1, Y_SIZE, 3);
884   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
885      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", X_SIZE-1, Y_SIZE, 2);
886   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
887      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", X_SIZE-1, Y_SIZE, 2);
888
889   // Vertical inter-clusters INT network DSPIN
890   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
891      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", X_SIZE, Y_SIZE-1, 3);
892   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
893      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", X_SIZE, Y_SIZE-1, 3);
894   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
895      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", X_SIZE, Y_SIZE-1, 2);
896   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
897      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", X_SIZE, Y_SIZE-1, 2);
898
899   // Mesh boundaries INT network DSPIN
900   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
901      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", X_SIZE, Y_SIZE, 4, 3);
902   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
903      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", X_SIZE, Y_SIZE, 4, 3);
904   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
905      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", X_SIZE, Y_SIZE, 4, 2);
906   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
907      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", X_SIZE, Y_SIZE, 4, 2);
908
909
910   // Horizontal inter-clusters RAM network DSPIN
911   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
912      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", X_SIZE-1, Y_SIZE);
913   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
914      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", X_SIZE-1, Y_SIZE);
915   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
916      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", X_SIZE-1, Y_SIZE);
917   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
918      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", X_SIZE-1, Y_SIZE);
919
920   // Vertical inter-clusters RAM network DSPIN
921   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
922      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", X_SIZE, Y_SIZE-1);
923   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
924      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", X_SIZE, Y_SIZE-1);
925   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
926      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", X_SIZE, Y_SIZE-1);
927   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
928      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", X_SIZE, Y_SIZE-1);
929
930   // Mesh boundaries RAM network DSPIN
931   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
932      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", X_SIZE, Y_SIZE, 4);
933   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
934      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", X_SIZE, Y_SIZE, 4);
935   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
936      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", X_SIZE, Y_SIZE, 4);
937   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
938      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", X_SIZE, Y_SIZE, 4);
939
940   ////////////////////////////
941   //      Loader
942   ////////////////////////////
943   soclib::common::Loader *loader;
944
945#if USE_ALMOS
946   loader = new soclib::common::Loader (almos_bootloader_pathname,
947                                        almos_archinfo_pathname,
948                                        almos_kernel_pathname);
949#else
950   if (strcmp(soft_name, "") == 0)
951   {
952      loader = new soclib::common::Loader (dsoft_name);
953   }
954   else
955   {
956      loader = new soclib::common::Loader (soft_name, dsoft_name);
957   }
958#endif
959
960   // initialize memory with a value different than 0 (expose software errors
961   // dues to uninitialized data)
962   loader->memory_default(0xA0);
963
964   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
965   proc_iss::set_loader(loader);
966
967   ////////////////////////////////////////
968   //  Instanciated Hardware Components
969   ////////////////////////////////////////
970
971   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
972
973   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
974   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 10 : 9;
975
976   // IOX network
977   VciIoxNetwork<vci_param_ext>* iox_network;
978   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
979                                                   maptab_iox,
980                                                   nb_iox_targets,
981                                                   nb_iox_initiators );
982
983   // Network Controller
984#if USE_NIC
985   VciMultiNic<vci_param_ext>*  mnic;
986   int nicMode = VciMultiNic<vci_param_ext>::NIC_MODE_SYNTHESIS;
987   mnic = new VciMultiNic<vci_param_ext>( "mnic",
988                                          IntTab(0, IOX_MNIC_TGT_ID),
989                                          maptab_iox,
990                                          NB_NIC_CHANNELS,
991                                          0,                // mac_4 address
992                                          0,                // mac_2 address
993                                          nicMode );
994
995   // Chained Buffer DMA controller
996   VciChbufDma<vci_param_ext>*  cdma;
997   cdma = new VciChbufDma<vci_param_ext>( "cdma",
998                                          maptab_iox,
999                                          IntTab(0, CDMA_LOCAL_SRCID),
1000                                          IntTab(0, IOX_CDMA_TGT_ID),
1001                                          64,          // burst size (bytes)
1002                                          2*NB_NIC_CHANNELS );
1003#else
1004   VciTargetError<vci_param_ext> merror_nic( "merror_nic",
1005                                             IntTab(0, IOX_MNIC_TGT_ID),
1006                                             maptab_iox );
1007
1008   VciTargetError<vci_param_ext> merror_dma( "merror_dma",
1009                                             IntTab(0, IOX_CDMA_TGT_ID),
1010                                             maptab_iox );
1011#endif
1012
1013   // Frame Buffer
1014   VciFrameBuffer<vci_param_ext>*  fbuf;
1015   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
1016                                             IntTab(0, IOX_FBUF_TGT_ID),
1017                                             maptab_iox,
1018                                             FBUF_X_SIZE, FBUF_Y_SIZE );
1019
1020   // Block Device
1021   // for AHCI
1022   // std::vector<std::string> filenames;
1023   // filenames.push_back(disk_name);            // one single disk
1024   VciBlockDeviceTsar<vci_param_ext>*  bdev;
1025   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
1026                                                  maptab_iox,
1027                                                  IntTab(0, BDEV_LOCAL_SRCID),
1028                                                  IntTab(0, IOX_BDEV_TGT_ID),
1029                                                  disk_name,
1030                                                  512,        // block size
1031                                                  64,         // burst size (bytes)
1032                                                  0 );        // disk latency
1033
1034   // Multi-TTY controller
1035   std::vector<std::string> vect_names;
1036   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
1037   {
1038      std::ostringstream term_name;
1039      term_name <<  "term" << tid;
1040      vect_names.push_back(term_name.str().c_str());
1041   }
1042   VciMultiTty<vci_param_ext>*  mtty;
1043   mtty = new VciMultiTty<vci_param_ext>( "mtty",
1044         IntTab(0, IOX_MTTY_TGT_ID),
1045         maptab_iox,
1046         vect_names);
1047
1048   // IOPIC
1049   VciIopic<vci_param_ext>* iopi;
1050   iopi = new VciIopic<vci_param_ext>( "iopi",
1051                                       maptab_iox,
1052                                       IntTab(0, IOPI_LOCAL_SRCID),
1053                                       IntTab(0, IOX_IOPI_TGT_ID),
1054                                       32 );        // number of input HWI
1055
1056   // Simhelper
1057   VciSimhelper<vci_param_ext>* simh;
1058   simh = new VciSimhelper<vci_param_ext>("simh",
1059                                          IntTab(0, IOX_SIMH_TGT_ID),
1060                                          maptab_iox );
1061
1062   // External ROM
1063   VciSimpleRom<vci_param_ext>* rom;
1064   rom = new VciSimpleRom<vci_param_ext>("rom",
1065                                          IntTab(0, IOX_ROM_TGT_ID),
1066                                          maptab_iox,
1067                                          *loader,
1068                                          X_WIDTH + Y_WIDTH );
1069
1070   // Clusters
1071   typedef TsarIobCluster<
1072      vci_param_int, vci_param_ext,
1073      dspin_int_cmd_width, dspin_int_rsp_width,
1074      dspin_ram_cmd_width, dspin_ram_rsp_width> TsarCluster;
1075
1076   TsarCluster* clusters[X_SIZE][Y_SIZE];
1077
1078#if USE_OPENMP
1079#pragma omp parallel
1080    {
1081#pragma omp for
1082#endif
1083        for(size_t i = 0; i  < (X_SIZE * Y_SIZE); i++)
1084        {
1085            size_t x = i / Y_SIZE;
1086            size_t y = i % Y_SIZE;
1087
1088#if USE_OPENMP
1089#pragma omp critical
1090            {
1091#endif
1092            std::cout << std::endl;
1093            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1094            std::cout << std::endl;
1095
1096            const bool is_iob0 = (cluster(x, y) == cluster_iob0);
1097            const bool is_iob1 = (cluster(x, y) == cluster_iob1);
1098            const bool is_io_cluster = is_iob0 || is_iob1;
1099
1100            const int iox_iob_ini_id = is_iob0 ?
1101                IOX_IOB0_INI_ID :
1102                IOX_IOB1_INI_ID ;
1103            const int iox_iob_tgt_id = is_iob0 ?
1104                IOX_IOB0_TGT_ID :
1105                IOX_IOB1_TGT_ID ;
1106
1107            std::ostringstream sc;
1108            sc << "cluster_" << x << "_" << y;
1109            clusters[x][y] = new TsarCluster (
1110                sc.str().c_str(),
1111                NB_PROCS_MAX,
1112                NB_DMA_CHANNELS,
1113                x,
1114                y,
1115                X_SIZE,
1116                Y_SIZE,
1117
1118                P_WIDTH,
1119
1120                maptab_int,
1121                maptab_ram,
1122                maptab_iox,
1123
1124                X_WIDTH,
1125                Y_WIDTH,
1126                vci_srcid_width - X_WIDTH - Y_WIDTH,            // l_id width,
1127
1128                INT_MEMC_TGT_ID,
1129                INT_XICU_TGT_ID,
1130                INT_MDMA_TGT_ID,
1131                INT_DROM_TGT_ID,
1132                INT_IOBX_TGT_ID,
1133
1134                INT_PROC_INI_ID,
1135                INT_MDMA_INI_ID,
1136                INT_IOBX_INI_ID,
1137
1138                RAM_XRAM_TGT_ID,
1139
1140                RAM_MEMC_INI_ID,
1141                RAM_IOBX_INI_ID,
1142
1143                is_io_cluster,
1144                iox_iob_tgt_id,
1145                iox_iob_ini_id,
1146
1147                MEMC_WAYS,
1148                MEMC_SETS,
1149                L1_IWAYS,
1150                L1_ISETS,
1151                L1_DWAYS,
1152                L1_DSETS,
1153                XRAM_LATENCY,
1154                XCU_NB_HWI,
1155                XCU_NB_PTI,
1156                XCU_NB_WTI,
1157                XCU_NB_OUT,
1158                IRQ_PER_PROCESSOR,
1159
1160                distributed_boot,
1161
1162                *loader,
1163
1164                frozen_cycles,
1165                debug_from,
1166                debug_ok and (cluster(x, y) == debug_memc_id),
1167                debug_ok and (cluster(x, y) == (debug_proc_id >> P_WIDTH)),
1168                debug_ok and debug_iob
1169            );
1170
1171#if USE_OPENMP
1172            } // end critical
1173#endif
1174        } // end for
1175#if USE_OPENMP
1176    }
1177#endif
1178
1179    // disable all interfaces of the faulty CMD routers
1180    std::cout << "\n*** List of deactivated routers ***\n";
1181    for (std::vector<size_t>::iterator it = faulty_routers.begin();
1182         it != faulty_routers.end();
1183         ++it)
1184    {
1185       int ry = (*it) & ((1 << Y_WIDTH) - 1);
1186       int rx = (*it >> Y_WIDTH) & ((1 << X_WIDTH) - 1);
1187       int rt = (*it) >> (X_WIDTH + Y_WIDTH);
1188
1189       if (rt == 0)
1190       {
1191          std::cout << "Deactivate CMD router (" << rx << "," << ry << ")"
1192                    << std::endl;
1193          clusters[rx][ry]->int_router_cmd[0]->set_disable_mask(faulty_mask);
1194          continue;
1195       }
1196       if (rt == 1)
1197       {
1198          std::cout << "Deactivate RSP router (" << rx << "," << ry << ")"
1199                    << std::endl;
1200          clusters[rx][ry]->int_router_rsp[0]->set_disable_mask(faulty_mask);
1201          continue;
1202       }
1203       if (rt == 2)
1204       {
1205          std::cout << "Deactivate M2P router (" << rx << "," << ry << ")"
1206                    << std::endl;
1207          clusters[rx][ry]->int_router_cmd[1]->set_disable_mask(faulty_mask);
1208          continue;
1209       }
1210       if (rt == 3)
1211       {
1212          std::cout << "Deactivate P2M router (" << rx << "," << ry << ")"
1213                    << std::endl;
1214          clusters[rx][ry]->int_router_rsp[1]->set_disable_mask(faulty_mask);
1215          continue;
1216       }
1217       if (rt == 4)
1218       {
1219          std::cout << "Deactivate CLACK router (" << rx << "," << ry << ")"
1220                    << std::endl;
1221          clusters[rx][ry]->int_router_cmd[2]->set_disable_mask(faulty_mask);
1222          continue;
1223       }
1224    }
1225
1226    std::cout << std::endl;
1227
1228    ///////////////////////////////////////////////////////////////////////////////
1229    //     Net-list
1230    ///////////////////////////////////////////////////////////////////////////////
1231
1232    // IOX network connexion
1233    iox_network->p_clk                                   (signal_clk);
1234    iox_network->p_resetn                                (signal_resetn);
1235    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1236    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1237    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1238    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1239
1240    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1241    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1242    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1243    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1244    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1245    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1246    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1247    iox_network->p_to_tgt[IOX_SIMH_TGT_ID]               (signal_vci_tgt_simh);
1248    iox_network->p_to_tgt[IOX_ROM_TGT_ID]                (signal_vci_tgt_rom);
1249
1250    if (cluster_iob0 != cluster_iob1)
1251    {
1252        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1253        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1254    }
1255
1256    // BDEV connexion
1257    bdev->p_clk                                          (signal_clk);
1258    bdev->p_resetn                                       (signal_resetn);
1259    bdev->p_irq                                          (signal_irq_bdev);
1260    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1261    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1262
1263    std::cout << "  - BDEV connected" << std::endl;
1264
1265    // FBUF connexion
1266    fbuf->p_clk                                          (signal_clk);
1267    fbuf->p_resetn                                       (signal_resetn);
1268    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1269
1270    std::cout << "  - FBUF connected" << std::endl;
1271
1272#if USE_NIC
1273    // MNIC connexion
1274    mnic->p_clk                                          (signal_clk);
1275    mnic->p_resetn                                       (signal_resetn);
1276    mnic->p_vci                                          (signal_vci_tgt_mnic);
1277    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1278    {
1279         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1280         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1281    }
1282    std::cout << "  - MNIC connected" << std::endl;
1283
1284    // CDMA connexion
1285    cdma->p_clk                                          (signal_clk);
1286    cdma->p_resetn                                       (signal_resetn);
1287    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1288    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1289    for ( size_t i=0 ; i<(NB_NIC_CHANNELS*2) ; i++)
1290    {
1291        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1292    }
1293    std::cout << "  - CDMA connected" << std::endl;
1294
1295#else
1296    merror_nic.p_clk                                     (signal_clk);
1297    merror_nic.p_resetn                                  (signal_resetn);
1298    merror_nic.p_vci                                     (signal_vci_tgt_mnic);
1299
1300    merror_dma.p_clk                                     (signal_clk);
1301    merror_dma.p_resetn                                  (signal_resetn);
1302    merror_dma.p_vci                                     (signal_vci_tgt_cdma);
1303#endif
1304
1305    // MTTY connexion
1306    mtty->p_clk                                          (signal_clk);
1307    mtty->p_resetn                                       (signal_resetn);
1308    mtty->p_vci                                          (signal_vci_tgt_mtty);
1309    for ( size_t i=0 ; i<NB_TTY_CHANNELS ; i++ )
1310    {
1311        mtty->p_irq[i]                                   (signal_irq_mtty_rx[i]);
1312    }
1313    std::cout << "  - MTTY connected" << std::endl;
1314
1315    // IOPI connexion
1316    iopi->p_clk                                          (signal_clk);
1317    iopi->p_resetn                                       (signal_resetn);
1318    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1319    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1320    for ( size_t i=0 ; i<32 ; i++)
1321    {
1322       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1323       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1324       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1325       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1326       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1327       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1328       else if(i < 9)                  iopi->p_hwi[i] (signal_irq_bdev);
1329       else if(i < 16)                 iopi->p_hwi[i] (signal_irq_false);
1330       else if(i < 16+NB_TTY_CHANNELS) iopi->p_hwi[i] (signal_irq_mtty_rx[i-16]);
1331       else                            iopi->p_hwi[i] (signal_irq_false);
1332    }
1333
1334    std::cout << "  - IOPIC connected" << std::endl;
1335
1336    // Simhelper connexion
1337    simh->p_clk(signal_clk);
1338    simh->p_resetn(signal_resetn);
1339    simh->p_vci(signal_vci_tgt_simh);
1340
1341    // External ROM connexion
1342    rom->p_clk(signal_clk);
1343    rom->p_resetn(signal_resetn);
1344    rom->p_vci(signal_vci_tgt_rom);
1345
1346    // IOB0 cluster connexion to IOX network
1347    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1348    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1349
1350    // IOB1 cluster connexion to IOX network
1351    // (only when there is more than 1 cluster)
1352    if ( cluster_iob0 != cluster_iob1 )
1353    {
1354        (*clusters[X_SIZE-1][Y_SIZE-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1355        (*clusters[X_SIZE-1][Y_SIZE-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1356    }
1357
1358    // All clusters Clock & RESET connexions
1359    for ( size_t x = 0; x < (X_SIZE); x++ )
1360    {
1361        for (size_t y = 0; y < Y_SIZE; y++)
1362        {
1363            clusters[x][y]->p_clk     (signal_clk);
1364            clusters[x][y]->p_resetn  (signal_resetn);
1365        }
1366    }
1367
1368   // Inter Clusters horizontal connections
1369   if (X_SIZE > 1)
1370   {
1371      for (size_t x = 0; x < (X_SIZE-1); x++)
1372      {
1373         for (size_t y = 0; y < Y_SIZE; y++)
1374         {
1375            for (size_t k = 0; k < 3; k++)
1376            {
1377               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1378               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1379               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1380               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1381            }
1382
1383            for (size_t k = 0; k < 2; k++)
1384            {
1385               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1386               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1387               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1388               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1389            }
1390
1391            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1392            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1393            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1394            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1395            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1396            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1397            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1398            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1399         }
1400      }
1401   }
1402
1403   std::cout << std::endl << "Horizontal connections established" << std::endl;
1404
1405   // Inter Clusters vertical connections
1406   if (Y_SIZE > 1)
1407   {
1408      for (size_t y = 0; y < (Y_SIZE-1); y++)
1409      {
1410         for (size_t x = 0; x < X_SIZE; x++)
1411         {
1412            for (size_t k = 0; k < 3; k++)
1413            {
1414               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1415               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1416               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1417               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1418            }
1419
1420            for (size_t k = 0; k < 2; k++)
1421            {
1422               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1423               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1424               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1425               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1426            }
1427
1428            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1429            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1430            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1431            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1432            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1433            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1434            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1435            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1436         }
1437      }
1438   }
1439
1440   std::cout << "Vertical connections established" << std::endl;
1441
1442   // East & West boundary cluster connections
1443   for (size_t y = 0; y < Y_SIZE; y++)
1444   {
1445      for (size_t k = 0; k < 3; k++)
1446      {
1447         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1448         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1449         clusters[X_SIZE-1][y]->p_dspin_int_cmd_in[EAST][k]   (signal_dspin_false_int_cmd_in[X_SIZE-1][y][EAST][k]);
1450         clusters[X_SIZE-1][y]->p_dspin_int_cmd_out[EAST][k]  (signal_dspin_false_int_cmd_out[X_SIZE-1][y][EAST][k]);
1451      }
1452
1453      for (size_t k = 0; k < 2; k++)
1454      {
1455         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1456         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1457         clusters[X_SIZE-1][y]->p_dspin_int_rsp_in[EAST][k]   (signal_dspin_false_int_rsp_in[X_SIZE-1][y][EAST][k]);
1458         clusters[X_SIZE-1][y]->p_dspin_int_rsp_out[EAST][k]  (signal_dspin_false_int_rsp_out[X_SIZE-1][y][EAST][k]);
1459      }
1460
1461     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1462     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1463     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1464     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1465
1466     clusters[X_SIZE-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[X_SIZE-1][y][EAST]);
1467     clusters[X_SIZE-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[X_SIZE-1][y][EAST]);
1468     clusters[X_SIZE-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[X_SIZE-1][y][EAST]);
1469     clusters[X_SIZE-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[X_SIZE-1][y][EAST]);
1470   }
1471
1472   std::cout << "East & West boundaries established" << std::endl;
1473
1474   // North & South boundary clusters connections
1475   for (size_t x = 0; x < X_SIZE; x++)
1476   {
1477      for (size_t k = 0; k < 3; k++)
1478      {
1479         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1480         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1481         clusters[x][Y_SIZE-1]->p_dspin_int_cmd_in[NORTH][k]  (signal_dspin_false_int_cmd_in[x][Y_SIZE-1][NORTH][k]);
1482         clusters[x][Y_SIZE-1]->p_dspin_int_cmd_out[NORTH][k] (signal_dspin_false_int_cmd_out[x][Y_SIZE-1][NORTH][k]);
1483      }
1484
1485      for (size_t k = 0; k < 2; k++)
1486      {
1487         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1488         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1489         clusters[x][Y_SIZE-1]->p_dspin_int_rsp_in[NORTH][k]  (signal_dspin_false_int_rsp_in[x][Y_SIZE-1][NORTH][k]);
1490         clusters[x][Y_SIZE-1]->p_dspin_int_rsp_out[NORTH][k] (signal_dspin_false_int_rsp_out[x][Y_SIZE-1][NORTH][k]);
1491      }
1492
1493      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1494      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1495      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1496      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1497
1498      clusters[x][Y_SIZE-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][Y_SIZE-1][NORTH]);
1499      clusters[x][Y_SIZE-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][Y_SIZE-1][NORTH]);
1500      clusters[x][Y_SIZE-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][Y_SIZE-1][NORTH]);
1501      clusters[x][Y_SIZE-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][Y_SIZE-1][NORTH]);
1502   }
1503
1504   std::cout << "North & South boundaries established" << std::endl << std::endl;
1505
1506   ////////////////////////////////////////////////////////
1507   //   Simulation
1508   ///////////////////////////////////////////////////////
1509
1510   sc_start(sc_core::sc_time(0, SC_NS));
1511
1512   signal_resetn = false;
1513   signal_irq_false = false;
1514
1515   // network boundaries signals
1516   for (size_t x = 0; x < X_SIZE ; x++)
1517   {
1518      for (size_t y = 0; y < Y_SIZE ; y++)
1519      {
1520         for (size_t a = 0; a < 4; a++)
1521         {
1522            for (size_t k = 0; k < 3; k++)
1523            {
1524               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1525               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1526               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1527               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1528            }
1529
1530            for (size_t k = 0; k < 2; k++)
1531            {
1532               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1533               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1534               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1535               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1536            }
1537
1538            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1539            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1540            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1541            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1542
1543            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1544            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1545            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1546            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1547         }
1548      }
1549   }
1550
1551#if !USE_NIC
1552   for (int i = 0; i < NB_NIC_CHANNELS; i++)
1553   {
1554       signal_irq_mnic_rx[i].write(false);
1555       signal_irq_mnic_tx[i].write(false);
1556   }
1557
1558   signal_vci_ini_cdma.cmdval.write(false);
1559   signal_vci_ini_cdma.rspack.write(true);
1560   for (int i = 0; i < (NB_NIC_CHANNELS*2); i++)
1561   {
1562       signal_irq_cdma[i].write(false);
1563   }
1564#endif
1565
1566   sc_start(sc_core::sc_time(1, SC_NS));
1567   signal_resetn = true;
1568
1569   // simulation loop
1570   struct timeval t1, t2;
1571
1572   // cycles between stats
1573   const size_t stats_period = 500000;
1574   const size_t simul_period = debug_ok ? debug_period : stats_period;
1575
1576   for (size_t n = 0; n < ncycles; n += simul_period)
1577   {
1578      // stats display
1579      if((n % stats_period) == 0)
1580      {
1581         if (n > 0)
1582         {
1583            gettimeofday(&t2, NULL);
1584
1585            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1586               (uint64_t) t1.tv_usec / 1000;
1587            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1588               (uint64_t) t2.tv_usec / 1000;
1589            std::cerr << "### cycle = " << std::dec << n << " / frequency (Khz) = "
1590               << (double) stats_period / (double) (ms2 - ms1) << std::endl;
1591         }
1592
1593         gettimeofday(&t1, NULL);
1594      }
1595
1596      if (debug_ok and (n > debug_from) and (n % debug_period == 0))
1597      {
1598         std::cout << "****************** cycle " << std::dec << n ;
1599         std::cout << " ************************************************" << std::endl;
1600
1601         // trace proc[debug_proc_id]
1602         if ( debug_proc_id != 0xFFFFFFFF )
1603         {
1604            size_t l          = debug_proc_id & ((1 << P_WIDTH) - 1);
1605            size_t cluster_xy = debug_proc_id >> P_WIDTH ;
1606            size_t x          = cluster_xy >> Y_WIDTH;
1607            size_t y          = cluster_xy & ((1 << Y_WIDTH) - 1);
1608
1609            TsarCluster *c = clusters[x][y];
1610
1611            c->proc[l]->print_trace(1);
1612            std::ostringstream proc_signame;
1613            proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1614            c->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1615
1616            c->xicu->print_trace(l);
1617            std::ostringstream xicu_signame;
1618            xicu_signame << "[SIG]XICU_" << x << "_" << y;
1619            c->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1620
1621            if( c->signal_proc_it[l].read() )
1622               std::cout << "### IRQ_PROC_" << std::dec
1623                  << x << "_" << y << "_" << l << " ACTIVE" << std::endl;
1624         }
1625
1626         // trace memc[debug_memc_id]
1627         if ( debug_memc_id != 0xFFFFFFFF )
1628         {
1629            size_t x = debug_memc_id >> Y_WIDTH;
1630            size_t y = debug_memc_id & ((1 << Y_WIDTH) - 1);
1631
1632            TsarCluster *c = clusters[x][y];
1633
1634            c->memc->print_trace(0);
1635            std::ostringstream smemc_tgt;
1636            smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1637            c->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1638            std::ostringstream smemc_ini;
1639            smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1640            c->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1641
1642            c->drom->print_trace();
1643            std::ostringstream sdrom_tgt;
1644            sdrom_tgt << "[SIG]DROM_TGT_" << x << "_" << y;
1645            c->signal_int_vci_tgt_drom.print_trace(sdrom_tgt.str());
1646
1647            c->xram->print_trace();
1648            std::ostringstream sxram_tgt;
1649            sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1650            c->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1651         }
1652
1653
1654         // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1655         if ( debug_xram_id != 0xFFFFFFFF )
1656         {
1657            size_t x = debug_xram_id >> Y_WIDTH;
1658            size_t y = debug_xram_id & ((1 << Y_WIDTH) - 1);
1659
1660            TsarCluster *c = clusters[x][y];
1661
1662            c->xram->print_trace();
1663            std::ostringstream sxram_tgt;
1664            sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1665            c->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1666
1667            c->ram_router_cmd->print_trace();
1668            c->ram_router_rsp->print_trace();
1669         }
1670
1671         // trace iob, iox and external peripherals
1672         if ( debug_iob )
1673         {
1674            TsarCluster* c;
1675
1676            c = clusters[0][0];
1677            c->iob->print_trace();
1678            c->signal_int_vci_tgt_iobx.print_trace("[SIG]IOB0_INT_TGT");
1679            c->signal_int_vci_ini_iobx.print_trace("[SIG]IOB0_INT_INI");
1680            c->signal_ram_vci_ini_iobx.print_trace("[SIG]IOB0_RAM_INI");
1681            signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1682            signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1683
1684            c = clusters[X_SIZE-1][Y_SIZE-1];
1685            c->iob->print_trace();
1686            c->signal_int_vci_tgt_iobx.print_trace("[SIG]IOB1_INT_TGT");
1687            c->signal_int_vci_ini_iobx.print_trace("[SIG]IOB1_INT_INI");
1688            c->signal_ram_vci_ini_iobx.print_trace("[SIG]IOB1_RAM_INI");
1689            signal_vci_ini_iob1.print_trace("[SIG]IOB1_IOX_INI");
1690            signal_vci_tgt_iob1.print_trace("[SIG]IOB1_IOX_TGT");
1691
1692            mtty->print_trace();
1693            signal_vci_tgt_mtty.print_trace("[SIG]IOX_MTTY_TGT");
1694
1695            bdev->print_trace();
1696            signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1697            signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1698
1699            iopi->print_trace();
1700            signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1701            signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1702
1703            // interrupts
1704            if (signal_irq_bdev)
1705               std::cout << "### IRQ_BDEV ACTIVE" << std::endl;
1706            if (signal_irq_mtty_rx[0])
1707               std::cout << "### IRQ_MTTY ACTIVE" << std::endl;
1708
1709#if USE_NIC
1710            for ( size_t i=0 ; i<NB_NIC_CHANNELS ; ++i )
1711               if (signal_irq_mnic_rx[i])
1712                  std::cout << "### IRQ_MNIC_RX[" << i << "] ACTIVE" << std::endl;
1713               if (signal_irq_mnic_tx[i])
1714                  std::cout << "### IRQ_MNIC_TX[" << i << "] ACTIVE" << std::endl;
1715#endif
1716         }
1717      }
1718
1719      sc_start(sc_core::sc_time(simul_period, SC_NS));
1720   }
1721   return EXIT_SUCCESS;
1722}
1723
1724int sc_main (int argc, char *argv[])
1725{
1726   try {
1727      return _main(argc, argv);
1728   } catch (soclib::exception::RunTimeError &e) {
1729      std::cout << "RunTimeError: " << e.what() << std::endl;
1730   } catch (std::exception &e) {
1731      std::cout << e.what() << std::endl;
1732   } catch (...) {
1733      std::cout << "Unknown exception occured" << std::endl;
1734      throw;
1735   }
1736   return 1;
1737}
1738
1739
1740// Local Variables:
1741// tab-width: 3
1742// c-basic-offset: 3
1743// c-file-offsets:((innamespace . 0)(inline-open . 0))
1744// indent-tabs-mode: nil
1745// End:
1746
1747// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
Note: See TracBrowser for help on using the repository browser.