source: branches/reconfiguration/platforms/tsar_generic_iob/tsar_iob_cluster/caba/source/include/tsar_iob_cluster.h @ 963

Last change on this file since 963 was 963, checked in by cfuguet, 9 years ago

reconf: consider the IRQ_PER_PROCESSOR constant when connecting XICU
irqs.
File size: 11.8 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.h
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//////////////////////////////////////////////////////////////////////////////
8
9#ifndef SOCLIB_CABA_TSAR_IOB_CLUSTER_H
10#define SOCLIB_CABA_TSAR_IOB_CLUSTER_H
11
12#include <systemc>
13#include <sys/time.h>
14#include <iostream>
15#include <sstream>
16#include <cstdlib>
17#include <cstdarg>
18
19#include "gdbserver.h"
20#include "mapping_table.h"
21#include "mips32.h"
22#include "vci_simple_ram.h"
23#include "vci_xicu.h"
24#include "vci_local_crossbar.h"
25#include "dspin_local_crossbar.h"
26#include "vci_dspin_initiator_wrapper.h"
27#include "vci_dspin_target_wrapper.h"
28#include "dspin_router.h"
29#include "vci_multi_dma.h"
30#include "vci_mem_cache.h"
31#include "vci_cc_vcache_wrapper.h"
32#include "vci_io_bridge.h"
33#include "vci_simple_rom.h"
34
35namespace soclib { namespace caba   {
36
37///////////////////////////////////////////////////////////////////////////
38template<typename vci_param_int,
39         typename vci_param_ext,
40         size_t   dspin_int_cmd_width,
41         size_t   dspin_int_rsp_width,
42         size_t   dspin_ram_cmd_width,
43         size_t   dspin_ram_rsp_width>
44class TsarIobCluster
45///////////////////////////////////////////////////////////////////////////
46    : public soclib::caba::BaseModule
47{
48
49  public:
50
51    // Ports
52    sc_in<bool>                                        p_clk;
53    sc_in<bool>                                        p_resetn;
54
55    // Thes two ports are used to connect IOB to IOX nework in top cell
56    soclib::caba::VciInitiator<vci_param_ext>*         p_vci_iob_iox_ini;
57    soclib::caba::VciTarget<vci_param_ext>*            p_vci_iob_iox_tgt;
58
59    // These arrays of ports are used to connect the INT & RAM networks in top cell
60    soclib::caba::DspinOutput<dspin_int_cmd_width>**   p_dspin_int_cmd_out;
61    soclib::caba::DspinInput<dspin_int_cmd_width>**    p_dspin_int_cmd_in;
62    soclib::caba::DspinOutput<dspin_int_rsp_width>**   p_dspin_int_rsp_out;
63    soclib::caba::DspinInput<dspin_int_rsp_width>**    p_dspin_int_rsp_in;
64
65    soclib::caba::DspinOutput<dspin_ram_cmd_width>*    p_dspin_ram_cmd_out;
66    soclib::caba::DspinInput<dspin_ram_cmd_width>*     p_dspin_ram_cmd_in;
67    soclib::caba::DspinOutput<dspin_ram_rsp_width>*    p_dspin_ram_rsp_out;
68    soclib::caba::DspinInput<dspin_ram_rsp_width>*     p_dspin_ram_rsp_in;
69
70    // interrupt signals
71    sc_signal<bool>                       signal_false;
72    sc_signal<bool>                       signal_proc_it[16];
73    sc_signal<bool>                       signal_irq_mdma[8];
74    sc_signal<bool>                       signal_irq_memc;
75    sc_signal<uint32_t>                   signal_cfg_router_cmd[3];
76    sc_signal<uint32_t>                   signal_cfg_router_rsp[2];
77
78    // INT network DSPIN signals between DSPIN routers and DSPIN local_crossbars
79    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_l2g_d;
80    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_g2l_d;
81    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_l2g_c;
82    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_g2l_c;
83    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_l2g_c;
84    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_g2l_c;
85    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_l2g_d;
86    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_g2l_d;
87    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_l2g_c;
88    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_g2l_c;
89
90    // INT network VCI signals between VCI components and VCI local crossbar
91    VciSignals<vci_param_int>             signal_int_vci_ini_proc[8];
92    VciSignals<vci_param_int>             signal_int_vci_ini_mdma;
93    VciSignals<vci_param_int>             signal_int_vci_ini_iobx;
94
95    VciSignals<vci_param_int>             signal_int_vci_tgt_memc;
96    VciSignals<vci_param_int>             signal_int_vci_tgt_xicu;
97    VciSignals<vci_param_int>             signal_int_vci_tgt_mdma;
98    VciSignals<vci_param_int>             signal_int_vci_tgt_drom;
99    VciSignals<vci_param_int>             signal_int_vci_tgt_iobx;
100
101    VciSignals<vci_param_int>             signal_int_vci_l2g;
102    VciSignals<vci_param_int>             signal_int_vci_g2l;
103
104    // Coherence DSPIN signals between DSPIN local crossbars and CC components
105    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_memc;
106    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_memc;
107    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_memc;
108    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_proc[8];
109    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_clack_proc[8];
110    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_proc[8];
111
112    // RAM network VCI signals between VCI components and VCI/DSPIN wrappers
113    VciSignals<vci_param_ext>             signal_ram_vci_ini_memc;
114    VciSignals<vci_param_ext>             signal_ram_vci_ini_iobx;
115    VciSignals<vci_param_ext>             signal_ram_vci_tgt_xram;
116
117    // RAM network DSPIN signals between VCI/DSPIN wrappers, RAM dspin crossbar
118    // and routers
119    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xram_t;
120    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xram_t;
121    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_memc_i;
122    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_memc_i;
123    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_iob_i;
124    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_iob_i;
125    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xbar;
126    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xbar;
127    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_false;
128    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_false;
129
130    //////////////////////////////////////
131    // Hardwate Components (pointers)
132    //////////////////////////////////////
133    VciCcVCacheWrapper<vci_param_int,
134                       dspin_int_cmd_width,
135                       dspin_int_rsp_width,
136                       GdbServer<Mips32ElIss> >*      proc[8];
137
138    VciMemCache<vci_param_int,
139                vci_param_ext,
140                dspin_int_rsp_width,
141                dspin_int_cmd_width>*                 memc;
142
143    VciDspinInitiatorWrapper<vci_param_ext,
144                             dspin_ram_cmd_width,
145                             dspin_ram_rsp_width>*    memc_ram_wi;
146
147    VciXicu<vci_param_int>*                           xicu;
148
149    VciMultiDma<vci_param_int>*                       mdma;
150
151    VciSimpleRom<vci_param_int>*                      drom;
152
153    VciLocalCrossbar<vci_param_int>*                  int_xbar_d;
154
155    VciDspinInitiatorWrapper<vci_param_int,
156                             dspin_int_cmd_width,
157                             dspin_int_rsp_width>*    int_wi_gate_d;
158
159    VciDspinTargetWrapper<vci_param_int,
160                          dspin_int_cmd_width,
161                          dspin_int_rsp_width>*       int_wt_gate_d;
162
163    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_m2p_c;
164    DspinLocalCrossbar<dspin_int_rsp_width>*          int_xbar_p2m_c;
165    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_clack_c;
166
167    DspinRouter<dspin_int_cmd_width>**                int_router_cmd;
168    DspinRouter<dspin_int_rsp_width>**                int_router_rsp;
169
170    VciSimpleRam<vci_param_ext>*                      xram;
171
172    VciDspinTargetWrapper<vci_param_ext,
173                          dspin_ram_cmd_width,
174                          dspin_ram_rsp_width>*       xram_ram_wt;
175
176    DspinRouter<dspin_ram_cmd_width>*                 ram_router_cmd;
177    DspinRouter<dspin_ram_rsp_width>*                 ram_router_rsp;
178
179    DspinLocalCrossbar<dspin_ram_cmd_width>*          ram_xbar_cmd;
180    DspinLocalCrossbar<dspin_ram_rsp_width>*          ram_xbar_rsp;
181
182
183    // IO Network Components (not instanciated in all clusters)
184
185    VciIoBridge<vci_param_int,
186                vci_param_ext>*                       iob;
187
188    VciDspinInitiatorWrapper<vci_param_ext,
189                             dspin_ram_cmd_width,
190                             dspin_ram_rsp_width>*    iob_ram_wi;
191
192    // cluster constructor
193    TsarIobCluster( sc_module_name                     insname,
194                    size_t                             nb_procs,
195                    size_t                             nb_dmas,
196                    size_t                             x,             // x coordinate
197                    size_t                             y,             // y coordinate
198                    size_t                             x_size,
199                    size_t                             y_size,
200
201                    size_t                             p_width,       // pid field bits
202
203                    const soclib::common::MappingTable &mt_int,
204                    const soclib::common::MappingTable &mt_ext,
205                    const soclib::common::MappingTable &mt_iox,
206
207                    size_t                             x_width,       // x field  bits
208                    size_t                             y_width,       // y field  bits
209                    size_t                             l_width,       // l field  bits
210
211                    size_t                             int_memc_tgt_id,
212                    size_t                             int_xicu_tgt_id,
213                    size_t                             int_mdma_tgt_id,
214                    size_t                             int_drom_tgt_id,
215                    size_t                             int_iobx_tgt_id,
216                    size_t                             int_proc_ini_id,
217                    size_t                             int_mdma_ini_id,
218                    size_t                             int_iobx_ini_id,
219
220                    size_t                             ram_xram_tgt_id,
221                    size_t                             ram_memc_ini_id,
222                    size_t                             ram_iobx_ini_id,
223
224                    bool                               is_io,
225                    size_t                             iox_iobx_tgt_id,
226                    size_t                             iox_iobx_ini_id,
227
228                    size_t                             memc_ways,
229                    size_t                             memc_sets,
230                    size_t                             l1_i_ways,
231                    size_t                             l1_i_sets,
232                    size_t                             l1_d_ways,
233                    size_t                             l1_d_sets,
234                    size_t                             xram_latency,
235                    size_t                             xcu_nb_hwi,
236                    size_t                             xcu_nb_pti,
237                    size_t                             xcu_nb_wti,
238                    size_t                             xcu_nb_out,
239                    size_t                             irq_per_proc,
240
241                    bool                               distboot,
242
243                    const Loader                       &loader,       // loader for XRAM
244
245                    uint32_t                           frozen_cycles,
246                    uint32_t                           start_debug_cycle,
247                    bool                               memc_debug_ok,
248                    bool                               proc_debug_ok,
249                    bool                               iob0_debug_ok );
250
251    ~TsarIobCluster();
252
253  protected:
254
255    SC_HAS_PROCESS(TsarIobCluster);
256
257    void init();
258
259
260};
261
262}}
263
264#endif
265
266// Local Variables:
267// tab-width: 3
268// c-basic-offset: 3
269// c-file-offsets:((innamespace . 0)(inline-open . 0))
270// indent-tabs-mode: nil
271// End:
272
273// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
274//
Note: See TracBrowser for help on using the repository browser.