source: trunk/platforms/tsar_generic_iob/top.cpp @ 762

Last change on this file since 762 was 762, checked in by alain, 8 years ago

1/ reducing boot and kernel segments sizes (mainly data) in arch.py
2/introducing the simul_period variable in top.cpp to support OPENMP.

File size: 69.7 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an IO network emulating
9// an external bus (i.e. Hypertransport) to access 7 external peripherals:
10//
11// - BROM : boot ROM
12// - FBUF : Frame Buffer
13// - MTTY : multi TTY (one channel)
14// - MNIC : Network controller (up to 2 channels)
15// - CDMA : Chained Buffer DMA controller (up to 4 channels)
16// - BDEV : Dlock Device controler (one channel)
17// - IOPI : HWI to SWI translator.
18//
19// The internal physical address space is 40 bits, and the cluster index
20// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
21// Y is encodes on 4 bits, whatever the actual mesh size.
22// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
23//
24// It contains 3 networks:
25//
26// 1) the "INT" network supports Read/Write transactions
27//    between processors and L2 caches or peripherals.
28//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
29//    It supports also coherence transactions between L1 & L2 caches.
30// 3) the "RAM" network emulates the 3D network between L2 caches
31//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
32//    the two IO bridges and the physical RAMs disributed in all clusters.
33//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
34// 4) the IOX network connects the two IO bridge components to the
35//    7 external peripheral controllers.
36//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
37//
38// The external peripherals HWI IRQs are translated to WTI IRQs by the
39// external IOPIC component, that must be configured by the OS to route
40// these WTI ITQS to one or several internal XICU components.
41// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
42// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
43// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
44// - IOPIC HWI[8]       connected to IRQ_BDEV
45// - IOPIC HWI[9]       connected to IRQ_TTY_RX[0]
46//
47// Besides the external peripherals, each cluster contains one XICU component,
48// and one multi channels DMA component.
49// The XICU component is mainly used to handle WTI IRQs, as only 5 HWI IRQs
50// are connected to XICU in each cluster:
51// - IRQ_IN[0] : MMC
52// - IRQ_IN[1] : DMA channel 0
53// - IRQ_IN[2] : DMA channel 1
54// - IRQ_IN[3] : DMA channel 2
55// - IRQ_IN[4] : DMA channel 3
56//
57// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
58// contain an extra IO bridge component. These IOB0 & IOB1 components are
59// connected to the three networks (INT, RAM, IOX).
60//
61// - It uses two dspin_local_crossbar per cluster to implement the
62//   local interconnect correponding to the INT network.
63// - It uses three dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the coherence INT network.
65// - It uses two virtual_dspin_router per cluster to implement
66//   the INT network (routing both the direct and coherence trafic).
67// - It uses two dspin_router per cluster to implement the RAM network.
68// - It uses the vci_cc_vcache_wrapper.
69// - It uses the vci_mem_cache.
70// - It contains one vci_xicu and one vci_multi_dma per cluster.
71// - It contains one vci_simple ram per cluster to model the L3 cache.
72//
73// The TsarIobCluster component is defined in files
74// tsar_iob_cluster.* (with * = cpp, h, sd)
75//
76// The main hardware parameters must be defined in the hard_config.h file :
77// - X_SIZE           : number of clusters in a row
78// - Y_SIZE           : number of clusters in a column
79// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
80// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (must be 1)
81// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
82// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
83// - FBUF_X_SIZE      : width of frame buffer (pixels)
84// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
85// - XCU_NB_INPUTS    : number of HWIs = number of WTIs = number of PTIs
86//
87// Some secondary hardware parameters must be defined in this top.cpp file:
88// - XRAM_LATENCY     : external ram latency
89// - MEMC_WAYS        : L2 cache number of ways
90// - MEMC_SETS        : L2 cache number of sets
91// - L1_IWAYS
92// - L1_ISETS
93// - L1_DWAYS
94// - L1_DSETS
95// - BDEV_IMAGE_NAME  : file pathname for block device
96// - NIC_RX_NAME      : file pathname for NIC received packets
97// - NIC_TX_NAME      : file pathname for NIC transmited packets
98// - NIC_TIMEOUT      : max number of cycles before closing a container
99//
100// General policy for 40 bits physical address decoding:
101// All physical segments base addresses are multiple of 1 Mbytes
102// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
103// The (x_width + y_width) MSB bits (left aligned) define
104// the cluster index, and the LADR bits define the local index:
105//      |X_ID|Y_ID|  LADR  |     OFFSET          |
106//      |  4 |  4 |   8    |       24            |
107//
108// General policy for 14 bits SRCID decoding:
109// Each component is identified by (x_id, y_id, l_id) tuple.
110//      |X_ID|Y_ID| L_ID |
111//      |  4 |  4 |  6   |
112/////////////////////////////////////////////////////////////////////////
113
114#include <systemc>
115#include <sys/time.h>
116#include <iostream>
117#include <sstream>
118#include <cstdlib>
119#include <cstdarg>
120#include <stdint.h>
121
122#include "gdbserver.h"
123#include "mapping_table.h"
124
125#include "tsar_iob_cluster.h"
126#include "vci_chbuf_dma.h"
127#include "vci_multi_tty.h"
128#include "vci_multi_nic.h"
129#include "vci_simple_rom.h"
130#include "vci_block_device_tsar.h"
131#include "vci_framebuffer.h"
132#include "vci_iox_network.h"
133#include "vci_iox_network.h"
134#include "vci_iopic.h"
135
136#include "alloc_elems.h"
137
138///////////////////////////////////////////////////
139//      OS
140///////////////////////////////////////////////////
141#define USE_ALMOS 0
142
143#define almos_bootloader_pathname "bootloader.bin"
144#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
145#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
146
147///////////////////////////////////////////////////
148//               Parallelisation
149///////////////////////////////////////////////////
150
151#define USING_OPENMP           0
152
153#if USING_OPENMP
154#include <omp.h>
155#endif
156
157///////////////////////////////////////////////////////////
158//          DSPIN parameters
159///////////////////////////////////////////////////////////
160
161#define dspin_int_cmd_width   39
162#define dspin_int_rsp_width   32
163
164#define dspin_ram_cmd_width   64
165#define dspin_ram_rsp_width   64
166
167///////////////////////////////////////////////////////////
168//         VCI fields width  for the 3 VCI networks
169///////////////////////////////////////////////////////////
170
171#define vci_cell_width_int    4
172#define vci_cell_width_ext    8
173
174#define vci_plen_width        8
175#define vci_address_width     40
176#define vci_rerror_width      1
177#define vci_clen_width        1
178#define vci_rflag_width       1
179#define vci_srcid_width       14
180#define vci_pktid_width       4
181#define vci_trdid_width       4
182#define vci_wrplen_width      1
183
184////////////////////////////////////////////////////////////
185//    Main Hardware Parameters values
186//////////////////////i/////////////////////////////////////
187
188#include "../../../giet_vm/hard_config.h"
189
190////////////////////////////////////////////////////////////
191//    Secondary Hardware Parameters values
192//////////////////////i/////////////////////////////////////
193
194#define XMAX                  X_SIZE
195#define YMAX                  Y_SIZE
196
197#define XRAM_LATENCY          0
198
199#define MEMC_WAYS             16
200#define MEMC_SETS             256
201
202#define L1_IWAYS              4
203#define L1_ISETS              64
204
205#define L1_DWAYS              4
206#define L1_DSETS              64
207
208#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
209
210#define NIC_RX_NAME           "giet_vm/nic/rx_packets.txt"
211#define NIC_TX_NAME           "giet_vm/nic/tx_packets.txt"
212#define NIC_TIMEOUT           10000
213
214#define NORTH                 0
215#define SOUTH                 1
216#define EAST                  2
217#define WEST                  3
218
219#define cluster(x,y)   ((y) + ((x) << 4))
220
221////////////////////////////////////////////////////////////
222//    Software to be loaded in ROM & RAM
223//////////////////////i/////////////////////////////////////
224
225#define BOOT_SOFT_NAME        "../../softs/tsar_boot/preloader.elf"
226
227////////////////////////////////////////////////////////////
228//     DEBUG Parameters default values
229//////////////////////i/////////////////////////////////////
230
231#define MAX_FROZEN_CYCLES     20000000
232
233/////////////////////////////////////////////////////////
234//    Physical segments definition
235/////////////////////////////////////////////////////////
236
237// All physical segments base addresses and sizes are defined
238// in the hard_config.h file. For replicated segments, the
239// base address is incremented by a cluster offset:
240// offset  = cluster(x,y) << (address_width-x_width-y_width);
241
242////////////////////////////////////////////////////////////////////////
243//          SRCID definition
244////////////////////////////////////////////////////////////////////////
245// All initiators are in the same indexing space (14 bits).
246// The SRCID is structured in two fields:
247// - The 10 MSB bits define the cluster index (left aligned)
248// - The 4  LSB bits define the local index.
249// Two different initiators cannot have the same SRCID, but a given
250// initiator can have two alias SRCIDs:
251// - Internal initiators (procs, mdma) are replicated in all clusters,
252//   and each initiator has one single SRCID.
253// - External initiators (bdev, cdma) are not replicated, but can be
254//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
255//   They have the same local index, but two different cluster indexes.
256//
257// As cluster_iob0 and cluster_iob1 contain both internal initiators
258// and external initiators, they must have different local indexes.
259// Consequence: For a local interconnect, the INI_ID port index
260// is NOT equal to the SRCID local index, and the local interconnect
261// must make a translation: SRCID => INI_ID
262////////////////////////////////////////////////////////////////////////
263
264#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
265#define MDMA_LOCAL_SRCID             0x8
266#define IOBX_LOCAL_SRCID             0x9
267#define MEMC_LOCAL_SRCID             0xA
268#define CDMA_LOCAL_SRCID             0xB
269#define BDEV_LOCAL_SRCID             0xC
270#define IOPI_LOCAL_SRCID             0xD
271
272///////////////////////////////////////////////////////////////////////
273//     TGT_ID and INI_ID port indexing for INT local interconnect
274///////////////////////////////////////////////////////////////////////
275
276#define INT_MEMC_TGT_ID              0
277#define INT_XICU_TGT_ID              1
278#define INT_MDMA_TGT_ID              2
279#define INT_IOBX_TGT_ID              3
280
281#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
282#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
283#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
284
285///////////////////////////////////////////////////////////////////////
286//     TGT_ID and INI_ID port indexing for RAM local interconnect
287///////////////////////////////////////////////////////////////////////
288
289#define RAM_XRAM_TGT_ID              0
290
291#define RAM_MEMC_INI_ID              0
292#define RAM_IOBX_INI_ID              1
293
294///////////////////////////////////////////////////////////////////////
295//     TGT_ID and INI_ID port indexing for I0X local interconnect
296///////////////////////////////////////////////////////////////////////
297
298#define IOX_FBUF_TGT_ID              0
299#define IOX_BDEV_TGT_ID              1
300#define IOX_MNIC_TGT_ID              2
301#define IOX_CDMA_TGT_ID              3
302#define IOX_BROM_TGT_ID              4
303#define IOX_MTTY_TGT_ID              5
304#define IOX_IOPI_TGT_ID              6
305#define IOX_IOB0_TGT_ID              7
306#define IOX_IOB1_TGT_ID              8
307
308#define IOX_BDEV_INI_ID              0
309#define IOX_CDMA_INI_ID              1
310#define IOX_IOPI_INI_ID              2
311#define IOX_IOB0_INI_ID              3
312#define IOX_IOB1_INI_ID              4
313
314////////////////////////////////////////////////////////////////////////
315int _main(int argc, char *argv[])
316////////////////////////////////////////////////////////////////////////
317{
318   using namespace sc_core;
319   using namespace soclib::caba;
320   using namespace soclib::common;
321
322
323   char     soft_name[256]   = BOOT_SOFT_NAME;             // pathname: binary code
324   size_t   ncycles          = 4000000000;                 // simulated cycles
325   char     disk_name[256]   = BDEV_IMAGE_NAME;            // pathname: disk image
326   char     nic_rx_name[256] = NIC_RX_NAME;                // pathname: rx packets file
327   char     nic_tx_name[256] = NIC_TX_NAME;                // pathname: tx packets file
328   ssize_t  threads_nr       = 1;                          // simulator's threads number
329   bool     debug_ok         = false;                      // trace activated
330   size_t   debug_period     = 1;                          // trace period
331   size_t   debug_memc_id    = 0xFFFFFFFF;                 // index of traced memc
332   size_t   debug_proc_id    = 0xFFFFFFFF;                 // index of traced proc
333   size_t   debug_xram_id    = 0xFFFFFFFF;                 // index of traced xram
334   bool     debug_iob        = false;                      // trace iob0 & iob1 when true
335   uint32_t debug_from       = 0;                          // trace start cycle
336   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;          // monitoring frozen processor
337   size_t   cluster_iob0     = cluster(0,0);               // cluster containing IOB0
338   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);     // cluster containing IOB1
339   size_t   x_width          = 4;                          // at most 256 clusters
340   size_t   y_width          = 4;                          // at most 256 clusters
341
342#if USING_OPENMP
343   size_t   simul_period     = 1000000;
344#else
345   size_t   simul_period     = 1;
346#endif
347
348   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
349   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
350
351   ////////////// command line arguments //////////////////////
352   if (argc > 1)
353   {
354      for (int n = 1; n < argc; n = n + 2)
355      {
356         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
357         {
358            ncycles = atoi(argv[n+1]);
359         }
360         else if ((strcmp(argv[n],"-SOFT") == 0) && (n+1<argc) )
361         {
362            strcpy(soft_name, argv[n+1]);
363         }
364         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
365         {
366            debug_ok = true;
367            debug_from = atoi(argv[n+1]);
368         }
369         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
370         {
371            strcpy(disk_name, argv[n+1]);
372         }
373         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
374         {
375            debug_memc_id = atoi(argv[n+1]);
376            size_t x = debug_memc_id >> 4;
377            size_t y = debug_memc_id & 0xF;
378            if( (x>=XMAX) || (y>=YMAX) )
379            {
380                std::cout << "MEMCID parameter does'nt fit XMAX/YMAX" << std::endl;
381                exit(0);
382            }
383         }
384         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
385         {
386            debug_xram_id = atoi(argv[n+1]);
387            size_t x = debug_xram_id >> 4;
388            size_t y = debug_xram_id & 0xF;
389            if( (x>=XMAX) || (y>=YMAX) )
390            {
391                std::cout << "XRAMID parameter does'nt fit XMAX/YMAX" << std::endl;
392                exit(0);
393            }
394         }
395         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
396         {
397            debug_iob = atoi(argv[n+1]);
398         }
399         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
400         {
401            debug_proc_id     = atoi(argv[n+1]);
402            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
403            size_t x          = cluster_xy >> 4;
404            size_t y          = cluster_xy & 0xF;
405            if( (x>=XMAX) || (y>=YMAX) )
406            {
407                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
408                exit(0);
409            }
410         }
411         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
412         {
413            threads_nr = atoi(argv[n+1]);
414            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
415         }
416         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
417         {
418            frozen_cycles = atoi(argv[n+1]);
419         }
420         else if ((strcmp(argv[n], "-PERIOD") == 0) && (n+1 < argc))
421         {
422            debug_period = atoi(argv[n+1]);
423         }
424         else
425         {
426            std::cout << "   Arguments are (key,value) couples." << std::endl;
427            std::cout << "   The order is not important." << std::endl;
428            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
429            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
430            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
431            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
432            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
433            std::cout << "     -THREADS simulator's threads number" << std::endl;
434            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
435            std::cout << "     -PERIOD number_of_cycles between trace" << std::endl;
436            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
437            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
438            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
439            std::cout << "     -IOB    non_zero_value" << std::endl;
440            exit(0);
441         }
442      }
443   }
444
445   // checking hardware parameters
446   assert( (XMAX <= 16) and
447           "The XMAX parameter cannot be larger than 16" );
448
449   assert( (YMAX <= 16) and
450           "The YMAX parameter cannot be larger than 16" );
451
452   assert( (NB_PROCS_MAX <= 8) and
453           "The NB_PROCS_MAX parameter cannot be larger than 8" );
454
455   assert( (NB_DMA_CHANNELS <= 4) and
456           "The NB_DMA_CHANNELS parameter cannot be larger than 4" );
457
458   assert( (NB_TTY_CHANNELS == 1) and
459           "The NB_TTY_CHANNELS parameter must be 1" );
460
461   assert( (NB_NIC_CHANNELS == 2) and
462           "The NB_NIC_CHANNELS parameter must be 2" );
463
464   std::cout << std::endl << std::dec
465             << " - XMAX            = " << XMAX << std::endl
466             << " - YMAX            = " << YMAX << std::endl
467             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX <<  std::endl
468             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
469             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
470             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
471             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
472             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
473             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
474             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
475             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
476             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
477             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
478
479   std::cout << std::endl;
480
481#if USING_OPENMP
482   omp_set_dynamic(false);
483   omp_set_num_threads(threads_nr);
484   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
485#endif
486
487   // Define VciParams objects
488   typedef soclib::caba::VciParams<vci_cell_width_int,
489                                   vci_plen_width,
490                                   vci_address_width,
491                                   vci_rerror_width,
492                                   vci_clen_width,
493                                   vci_rflag_width,
494                                   vci_srcid_width,
495                                   vci_pktid_width,
496                                   vci_trdid_width,
497                                   vci_wrplen_width> vci_param_int;
498
499   typedef soclib::caba::VciParams<vci_cell_width_ext,
500                                   vci_plen_width,
501                                   vci_address_width,
502                                   vci_rerror_width,
503                                   vci_clen_width,
504                                   vci_rflag_width,
505                                   vci_srcid_width,
506                                   vci_pktid_width,
507                                   vci_trdid_width,
508                                   vci_wrplen_width> vci_param_ext;
509
510   /////////////////////////////////////////////////////////////////////
511   // INT network mapping table
512   // - two levels address decoding for commands
513   // - two levels srcid decoding for responses
514   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
515   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
516   /////////////////////////////////////////////////////////////////////
517   MappingTable maptab_int( vci_address_width,
518                            IntTab(x_width + y_width, 16 - x_width - y_width),
519                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
520                            0x00FF000000);
521
522   for (size_t x = 0; x < XMAX; x++)
523   {
524      for (size_t y = 0; y < YMAX; y++)
525      {
526         uint64_t offset = ((uint64_t)cluster(x,y))
527                              << (vci_address_width-x_width-y_width);
528         bool config    = true;
529         bool cacheable = true;
530
531         // the four following segments are defined in all clusters
532
533         std::ostringstream    smemc_conf;
534         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
535         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
536                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
537
538         std::ostringstream    smemc_xram;
539         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
540         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
541                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
542
543         std::ostringstream    sxicu;
544         sxicu << "int_seg_xicu_" << x << "_" << y;
545         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
546                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
547
548         std::ostringstream    smdma;
549         smdma << "int_seg_mdma_" << x << "_" << y;
550         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
551                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
552
553         // the following segments are only defined in cluster_iob0 or in cluster_iob1
554
555         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
556         {
557            std::ostringstream    siobx;
558            siobx << "int_seg_iobx_" << x << "_" << y;
559            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
560                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
561
562            std::ostringstream    stty;
563            stty << "int_seg_mtty_" << x << "_" << y;
564            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
565                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
566
567            std::ostringstream    sfbf;
568            sfbf << "int_seg_fbuf_" << x << "_" << y;
569            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
570                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
571
572            std::ostringstream    sbdv;
573            sbdv << "int_seg_bdev_" << x << "_" << y;
574            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
575                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
576
577            std::ostringstream    snic;
578            snic << "int_seg_mnic_" << x << "_" << y;
579            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
580                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
581
582            std::ostringstream    srom;
583            srom << "int_seg_brom_" << x << "_" << y;
584            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
585                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), cacheable ));
586
587            std::ostringstream    sdma;
588            sdma << "int_seg_cdma_" << x << "_" << y;
589            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
590                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
591
592            std::ostringstream    spic;
593            spic << "int_seg_iopi_" << x << "_" << y;
594            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
595                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
596         }
597
598         // This define the mapping between the SRCIDs
599         // and the port index on the local interconnect.
600
601         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
602                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
603
604         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
605                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
606
607         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
608                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
609
610         for ( size_t p = 0 ; p < NB_PROCS_MAX ; p++ )
611         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
612                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
613      }
614   }
615   std::cout << "INT network " << maptab_int << std::endl;
616
617    /////////////////////////////////////////////////////////////////////////
618    // RAM network mapping table
619    // - two levels address decoding for commands
620    // - two levels srcid decoding for responses
621    // - 2 local initiators (MEMC, IOBX) per cluster
622    //   (IOBX component only in cluster_iob0 and cluster_iob1)
623    // - 1 local target (XRAM) per cluster
624    ////////////////////////////////////////////////////////////////////////
625    MappingTable maptab_ram( vci_address_width,
626                             IntTab(x_width+y_width, 0),
627                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
628                             0x00FF000000);
629
630    for (size_t x = 0; x < XMAX; x++)
631    {
632        for (size_t y = 0; y < YMAX ; y++)
633        {
634            uint64_t offset = ((uint64_t)cluster(x,y))
635                                << (vci_address_width-x_width-y_width);
636
637            std::ostringstream sxram;
638            sxram << "ext_seg_xram_" << x << "_" << y;
639            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
640                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
641        }
642    }
643
644    // This define the mapping between the initiators SRCID
645    // and the port index on the RAM local interconnect.
646    // External initiator have two alias SRCID (iob0 / iob1)
647
648    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
649                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
650
651    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
652                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
653
654    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
655                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
656
657    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
658                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
659
660    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
661                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
662
663    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
664                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
665
666    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
667                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
668
669    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
670                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
671
672    std::cout << "RAM network " << maptab_ram << std::endl;
673
674    ///////////////////////////////////////////////////////////////////////
675    // IOX network mapping table
676    // - two levels address decoding for commands (9, 7) bits
677    // - two levels srcid decoding for responses
678    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
679    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
680    //
681    // Address bit 32 is used to determine if a command must be routed to
682    // IOB0 or IOB1.
683    ///////////////////////////////////////////////////////////////////////
684    MappingTable maptab_iox(
685          vci_address_width,
686          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
687          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
688          0x00FF000000);
689
690    // External peripherals segments
691    // When there is more than one cluster, external peripherals can be accessed
692    // through two segments, depending on the used IOB (IOB0 or IOB1).
693
694    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
695       << (vci_address_width - x_width - y_width);
696
697    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
698                   IntTab(0, IOX_MTTY_TGT_ID), false));
699    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
700                   IntTab(0, IOX_FBUF_TGT_ID), false));
701    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
702                   IntTab(0, IOX_BDEV_TGT_ID), false));
703    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
704                   IntTab(0, IOX_MNIC_TGT_ID), false));
705    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
706                   IntTab(0, IOX_CDMA_TGT_ID), false));
707    maptab_iox.add(Segment("iox_seg_brom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
708                   IntTab(0, IOX_BROM_TGT_ID), false));
709    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
710                   IntTab(0, IOX_IOPI_TGT_ID), false));
711
712    if ( cluster_iob0 != cluster_iob1 )
713    {
714       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
715          << (vci_address_width - x_width - y_width);
716
717        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
718                   IntTab(0, IOX_MTTY_TGT_ID), false));
719        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
720                   IntTab(0, IOX_FBUF_TGT_ID), false));
721        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
722                   IntTab(0, IOX_BDEV_TGT_ID), false));
723        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
724                   IntTab(0, IOX_MNIC_TGT_ID), false));
725        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
726                   IntTab(0, IOX_CDMA_TGT_ID), false));
727        maptab_iox.add(Segment("iox_seg_brom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
728                   IntTab(0, IOX_BROM_TGT_ID), false));
729        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
730                   IntTab(0, IOX_IOPI_TGT_ID), false));
731    }
732
733    // If there is more than one cluster, external peripherals
734    // can access RAM through two segments (IOB0 / IOB1).
735    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
736    // and the choice depends on address bit A[32].
737    for (size_t x = 0; x < XMAX; x++)
738    {
739        for (size_t y = 0; y < YMAX ; y++)
740        {
741            const bool wti       = true;
742            const bool cacheable = true;
743
744            const uint64_t offset = ((uint64_t)cluster(x,y))
745                << (vci_address_width-x_width-y_width);
746
747            const uint64_t xicu_base = SEG_XCU_BASE + offset;
748
749            if ( (y & 0x1) == 0 ) // use IOB0
750            {
751                std::ostringstream sxcu0;
752                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
753                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
754                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
755
756                std::ostringstream siob0;
757                siob0 << "iox_seg_ram0_" << x << "_" << y;
758                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
759                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
760            }
761            else                  // USE IOB1
762            {
763                std::ostringstream sxcu1;
764                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
765                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
766                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
767
768                std::ostringstream siob1;
769                siob1 << "iox_seg_ram1_" << x << "_" << y;
770                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
771                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
772            }
773        }
774    }
775
776    // This define the mapping between the external initiators (SRCID)
777    // and the port index on the IOX local interconnect.
778
779    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
780                          IntTab( 0, IOX_CDMA_INI_ID  ) );
781    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
782                          IntTab( 0, IOX_BDEV_INI_ID  ) );
783    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
784                          IntTab( 0, IOX_IOPI_INI_ID  ) );
785    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
786                          IntTab( 0, IOX_IOB0_INI_ID  ) );
787
788    if ( cluster_iob0 != cluster_iob1 )
789    {
790        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
791                              IntTab( 0, IOX_IOB1_INI_ID ) );
792    }
793
794    std::cout << "IOX network " << maptab_iox << std::endl;
795
796    ////////////////////
797    // Signals
798    ///////////////////
799
800    sc_clock                          signal_clk("clk");
801    sc_signal<bool>                   signal_resetn("resetn");
802
803    sc_signal<bool>                   signal_irq_false;
804    sc_signal<bool>                   signal_irq_bdev;
805    sc_signal<bool>                   signal_irq_mtty_rx;
806    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
807    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
808    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
809
810    // VCI signals for IOX network
811    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
812    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
813    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
814    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
815    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
816
817    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
818    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
819    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
820    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
821    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
822    VciSignals<vci_param_ext>         signal_vci_tgt_brom("signal_vci_tgt_brom");
823    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
824    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
825    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
826
827   // Horizontal inter-clusters INT network DSPIN
828   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
829      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX, 3);
830   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
831      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX, 3);
832   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
833      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX, 2);
834   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
835      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX, 2);
836
837   // Vertical inter-clusters INT network DSPIN
838   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
839      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1, 3);
840   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
841      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1, 3);
842   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
843      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1, 2);
844   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
845      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1, 2);
846
847   // Mesh boundaries INT network DSPIN
848   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
849      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4, 3);
850   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
851      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4, 3);
852   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
853      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4, 2);
854   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
855      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4, 2);
856
857
858   // Horizontal inter-clusters RAM network DSPIN
859   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
860      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
861   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
862      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
863   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
864      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
865   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
866      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
867
868   // Vertical inter-clusters RAM network DSPIN
869   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
870      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
871   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
872      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
873   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
874      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
875   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
876      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
877
878   // Mesh boundaries RAM network DSPIN
879   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
880      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
881   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
882      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
883   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
884      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
885   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
886      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
887
888   ////////////////////////////
889   //      Loader
890   ////////////////////////////
891
892#if USE_ALMOS
893   soclib::common::Loader loader(almos_bootloader_pathname,
894                                 almos_archinfo_pathname,
895                                 almos_kernel_pathname);
896#else
897   soclib::common::Loader loader(soft_name);
898#endif
899
900   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
901   proc_iss::set_loader(loader);
902
903   ////////////////////////////////////////
904   //  Instanciated Hardware Components
905   ////////////////////////////////////////
906
907   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
908
909   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
910   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 9 : 8;
911
912   // IOX network
913   VciIoxNetwork<vci_param_ext>* iox_network;
914   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
915                                                   maptab_iox,
916                                                   nb_iox_targets,
917                                                   nb_iox_initiators );
918   // boot ROM
919   VciSimpleRom<vci_param_ext>*  brom;
920   brom = new VciSimpleRom<vci_param_ext>( "brom",
921                                           IntTab(0, IOX_BROM_TGT_ID),
922                                           maptab_iox,
923                                           loader );
924   // Network Controller
925   VciMultiNic<vci_param_ext>*  mnic;
926   mnic = new VciMultiNic<vci_param_ext>( "mnic",
927                                          IntTab(0, IOX_MNIC_TGT_ID),
928                                          maptab_iox,
929                                          NB_NIC_CHANNELS,
930                                          0,           // mac_4 address
931                                          0,           // mac_2 address
932                                          nic_rx_name,
933                                          nic_tx_name);
934
935   // Frame Buffer
936   VciFrameBuffer<vci_param_ext>*  fbuf;
937   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
938                                             IntTab(0, IOX_FBUF_TGT_ID),
939                                             maptab_iox,
940                                             FBUF_X_SIZE, FBUF_Y_SIZE );
941
942   // Block Device
943   // for AHCI
944   // std::vector<std::string> filenames;
945   // filenames.push_back(disk_name);            // one single disk
946   VciBlockDeviceTsar<vci_param_ext>*  bdev;
947   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
948                                                  maptab_iox,
949                                                  IntTab(0, BDEV_LOCAL_SRCID),
950                                                  IntTab(0, IOX_BDEV_TGT_ID),
951                                                  disk_name,
952                                                  512,        // block size
953                                                  64,         // burst size (bytes)
954                                                  0 );        // disk latency
955
956   // Chained Buffer DMA controller
957   VciChbufDma<vci_param_ext>*  cdma;
958   cdma = new VciChbufDma<vci_param_ext>( "cdma",
959                                          maptab_iox,
960                                          IntTab(0, CDMA_LOCAL_SRCID),
961                                          IntTab(0, IOX_CDMA_TGT_ID),
962                                          64,          // burst size (bytes)
963                                          2*NB_NIC_CHANNELS );
964   // Multi-TTY controller
965   std::vector<std::string> vect_names;
966   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
967   {
968      std::ostringstream term_name;
969         term_name <<  "term" << tid;
970         vect_names.push_back(term_name.str().c_str());
971      }
972      VciMultiTty<vci_param_ext>*  mtty;
973      mtty = new VciMultiTty<vci_param_ext>( "mtty",
974                                             IntTab(0, IOX_MTTY_TGT_ID),
975                                             maptab_iox,
976                                             vect_names);
977
978   // IOPIC
979   VciIopic<vci_param_ext>* iopi;
980   iopi = new VciIopic<vci_param_ext>( "iopi",
981                                       maptab_iox,
982                                       IntTab(0, IOPI_LOCAL_SRCID),
983                                       IntTab(0, IOX_IOPI_TGT_ID),
984                                       32 );        // number of input HWI
985   // Clusters
986   TsarIobCluster<vci_param_int,
987                  vci_param_ext,
988                  dspin_int_cmd_width,
989                  dspin_int_rsp_width,
990                  dspin_ram_cmd_width,
991                  dspin_ram_rsp_width>* clusters[XMAX][YMAX];
992
993#if USING_OPENMP
994#pragma omp parallel
995    {
996#pragma omp for
997#endif
998        for(size_t i = 0; i  < (XMAX * YMAX); i++)
999        {
1000            size_t x = i / YMAX;
1001            size_t y = i % YMAX;
1002
1003#if USING_OPENMP
1004#pragma omp critical
1005            {
1006#endif
1007            std::cout << std::endl;
1008            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1009            std::cout << std::endl;
1010
1011            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1012            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1013            const bool is_io_cluster = is_iob0 || is_iob1;
1014
1015            const int iox_iob_ini_id = is_iob0 ?
1016                IOX_IOB0_INI_ID :
1017                IOX_IOB1_INI_ID ;
1018            const int iox_iob_tgt_id = is_iob0 ?
1019                IOX_IOB0_TGT_ID :
1020                IOX_IOB1_TGT_ID ;
1021
1022            std::ostringstream sc;
1023            sc << "cluster_" << x << "_" << y;
1024            clusters[x][y] = new TsarIobCluster<vci_param_int,
1025                                                vci_param_ext,
1026                                                dspin_int_cmd_width,
1027                                                dspin_int_rsp_width,
1028                                                dspin_ram_cmd_width,
1029                                                dspin_ram_rsp_width>
1030            (
1031                sc.str().c_str(),
1032                NB_PROCS_MAX,
1033                NB_DMA_CHANNELS,
1034                x,
1035                y,
1036                XMAX,
1037                YMAX,
1038
1039                maptab_int,
1040                maptab_ram,
1041                maptab_iox,
1042
1043                x_width,
1044                y_width,
1045                vci_srcid_width - x_width - y_width,            // l_id width,
1046
1047                INT_MEMC_TGT_ID,
1048                INT_XICU_TGT_ID,
1049                INT_MDMA_TGT_ID,
1050                INT_IOBX_TGT_ID,
1051
1052                INT_PROC_INI_ID,
1053                INT_MDMA_INI_ID,
1054                INT_IOBX_INI_ID,
1055
1056                RAM_XRAM_TGT_ID,
1057
1058                RAM_MEMC_INI_ID,
1059                RAM_IOBX_INI_ID,
1060
1061                is_io_cluster,
1062                iox_iob_tgt_id,
1063                iox_iob_ini_id,
1064
1065                MEMC_WAYS,
1066                MEMC_SETS,
1067                L1_IWAYS,
1068                L1_ISETS,
1069                L1_DWAYS,
1070                L1_DSETS,
1071                XRAM_LATENCY,
1072                XCU_NB_INPUTS,
1073
1074                loader,
1075
1076                frozen_cycles,
1077                debug_from,
1078                debug_ok and (cluster(x,y) == debug_memc_id),
1079                debug_ok and (cluster(x,y) == debug_proc_id),
1080                debug_ok and debug_iob
1081            );
1082
1083#if USING_OPENMP
1084            } // end critical
1085#endif
1086        } // end for
1087#if USING_OPENMP
1088    }
1089#endif
1090
1091    std::cout << std::endl;
1092
1093    ///////////////////////////////////////////////////////////////////////////////
1094    //     Net-list
1095    ///////////////////////////////////////////////////////////////////////////////
1096
1097    // IOX network connexion
1098    iox_network->p_clk                                   (signal_clk);
1099    iox_network->p_resetn                                (signal_resetn);
1100    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1101    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1102    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1103    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1104
1105    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1106    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1107    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1108    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1109    iox_network->p_to_tgt[IOX_BROM_TGT_ID]               (signal_vci_tgt_brom);
1110    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1111    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1112    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1113
1114    if (cluster_iob0 != cluster_iob1)
1115    {
1116        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1117        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1118    }
1119
1120    // BDEV connexion
1121    bdev->p_clk                                          (signal_clk);
1122    bdev->p_resetn                                       (signal_resetn);
1123    bdev->p_irq                                          (signal_irq_bdev);
1124    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1125    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1126
1127    std::cout << "  - BDEV connected" << std::endl;
1128
1129    // FBUF connexion
1130    fbuf->p_clk                                          (signal_clk);
1131    fbuf->p_resetn                                       (signal_resetn);
1132    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1133
1134    std::cout << "  - FBUF connected" << std::endl;
1135
1136    // MNIC connexion
1137    mnic->p_clk                                          (signal_clk);
1138    mnic->p_resetn                                       (signal_resetn);
1139    mnic->p_vci                                          (signal_vci_tgt_mnic);
1140    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1141    {
1142         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1143         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1144    }
1145
1146    std::cout << "  - MNIC connected" << std::endl;
1147
1148    // BROM connexion
1149    brom->p_clk                                          (signal_clk);
1150    brom->p_resetn                                       (signal_resetn);
1151    brom->p_vci                                          (signal_vci_tgt_brom);
1152
1153    std::cout << "  - BROM connected" << std::endl;
1154
1155    // MTTY connexion
1156    mtty->p_clk                                          (signal_clk);
1157    mtty->p_resetn                                       (signal_resetn);
1158    mtty->p_vci                                          (signal_vci_tgt_mtty);
1159    mtty->p_irq[0]                                       (signal_irq_mtty_rx);
1160
1161    std::cout << "  - MTTY connected" << std::endl;
1162
1163    // CDMA connexion
1164    cdma->p_clk                                          (signal_clk);
1165    cdma->p_resetn                                       (signal_resetn);
1166    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1167    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1168    for ( size_t i=0 ; i<(NB_NIC_CHANNELS*2) ; i++)
1169    {
1170        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1171    }
1172
1173    std::cout << "  - CDMA connected" << std::endl;
1174
1175    // IOPI connexion
1176    iopi->p_clk                                          (signal_clk);
1177    iopi->p_resetn                                       (signal_resetn);
1178    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1179    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1180    for ( size_t i=0 ; i<32 ; i++)
1181    {
1182       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1183       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1184       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1185       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1186       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1187       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1188       else if(i == 8)                 iopi->p_hwi[i] (signal_irq_bdev);
1189       else if(i == 9)                 iopi->p_hwi[i] (signal_irq_mtty_rx);
1190       else                            iopi->p_hwi[i] (signal_irq_false);
1191    }
1192
1193    std::cout << "  - IOPIC connected" << std::endl;
1194
1195
1196    // IOB0 cluster connexion to IOX network
1197    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1198    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1199
1200    // IOB1 cluster connexion to IOX network
1201    // (only when there is more than 1 cluster)
1202    if ( cluster_iob0 != cluster_iob1 )
1203    {
1204        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1205        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1206    }
1207
1208    // All clusters Clock & RESET connexions
1209    for ( size_t x = 0; x < (XMAX); x++ )
1210    {
1211        for (size_t y = 0; y < YMAX; y++)
1212        {
1213            clusters[x][y]->p_clk     (signal_clk);
1214            clusters[x][y]->p_resetn  (signal_resetn);
1215        }
1216    }
1217
1218   // Inter Clusters horizontal connections
1219   if (XMAX > 1)
1220   {
1221      for (size_t x = 0; x < (XMAX-1); x++)
1222      {
1223         for (size_t y = 0; y < YMAX; y++)
1224         {
1225            for (size_t k = 0; k < 3; k++)
1226            {
1227               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1228               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1229               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1230               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1231            }
1232
1233            for (size_t k = 0; k < 2; k++)
1234            {
1235               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1236               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1237               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1238               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1239            }
1240
1241            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1242            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1243            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1244            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1245            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1246            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1247            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1248            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1249         }
1250      }
1251   }
1252
1253   std::cout << std::endl << "Horizontal connections established" << std::endl;
1254
1255   // Inter Clusters vertical connections
1256   if (YMAX > 1)
1257   {
1258      for (size_t y = 0; y < (YMAX-1); y++)
1259      {
1260         for (size_t x = 0; x < XMAX; x++)
1261         {
1262            for (size_t k = 0; k < 3; k++)
1263            {
1264               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1265               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1266               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1267               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1268            }
1269
1270            for (size_t k = 0; k < 2; k++)
1271            {
1272               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1273               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1274               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1275               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1276            }
1277
1278            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1279            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1280            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1281            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1282            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1283            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1284            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1285            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1286         }
1287      }
1288   }
1289
1290   std::cout << "Vertical connections established" << std::endl;
1291
1292   // East & West boundary cluster connections
1293   for (size_t y = 0; y < YMAX; y++)
1294   {
1295      for (size_t k = 0; k < 3; k++)
1296      {
1297         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1298         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1299         clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST][k]     (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST][k]);
1300         clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST][k]    (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST][k]);
1301      }
1302
1303      for (size_t k = 0; k < 2; k++)
1304      {
1305         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1306         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1307         clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST][k]     (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST][k]);
1308         clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST][k]    (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST][k]);
1309      }
1310
1311     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1312     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1313     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1314     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1315
1316     clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1317     clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1318     clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1319     clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1320   }
1321
1322   std::cout << "East & West boundaries established" << std::endl;
1323
1324   // North & South boundary clusters connections
1325   for (size_t x = 0; x < XMAX; x++)
1326   {
1327      for (size_t k = 0; k < 3; k++)
1328      {
1329         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1330         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1331         clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH][k]    (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH][k]);
1332         clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH][k]   (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH][k]);
1333      }
1334
1335      for (size_t k = 0; k < 2; k++)
1336      {
1337         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1338         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1339         clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH][k]    (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH][k]);
1340         clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH][k]   (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH][k]);
1341      }
1342
1343      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1344      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1345      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1346      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1347
1348      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1349      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1350      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1351      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1352   }
1353
1354   std::cout << "North & South boundaries established" << std::endl << std::endl;
1355
1356   ////////////////////////////////////////////////////////
1357   //   Simulation
1358   ///////////////////////////////////////////////////////
1359
1360   sc_start(sc_core::sc_time(0, SC_NS));
1361
1362   signal_resetn = false;
1363   signal_irq_false = false;
1364
1365   // network boundaries signals
1366   for (size_t x = 0; x < XMAX ; x++)
1367   {
1368      for (size_t y = 0; y < YMAX ; y++)
1369      {
1370         for (size_t a = 0; a < 4; a++)
1371         {
1372            for (size_t k = 0; k < 3; k++)
1373            {
1374               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1375               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1376               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1377               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1378            }
1379
1380            for (size_t k = 0; k < 2; k++)
1381            {
1382               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1383               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1384               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1385               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1386            }
1387
1388            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1389            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1390            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1391            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1392
1393            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1394            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1395            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1396            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1397         }
1398      }
1399   }
1400
1401    sc_start(sc_core::sc_time(1, SC_NS));
1402    signal_resetn = true;
1403
1404
1405    // simulation loop
1406    struct timeval t1,t2;
1407    gettimeofday(&t1, NULL);
1408
1409
1410    for ( size_t n = 0; n < ncycles ; n += simul_period )
1411    {
1412        // stats display
1413        if( (n % 1000000) == 0)
1414        {
1415            gettimeofday(&t2, NULL);
1416
1417            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1418                           (uint64_t) t1.tv_usec / 1000;
1419            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1420                           (uint64_t) t2.tv_usec / 1000;
1421            std::cerr << "### cycle = " << n
1422                      << " / frequency = "
1423                      << (double) 1000000 / (double) (ms2 - ms1) << "Khz"
1424                      << std::endl;
1425
1426            gettimeofday(&t1, NULL);
1427        }
1428
1429        // Monitor a specific address for one L1 cache
1430        // clusters[1][1]->proc[0]->cache_monitor(0x50090ULL);
1431
1432        // Monitor a specific address for one L2 cache
1433        // clusters[0][0]->memc->cache_monitor( 0xE1904ULL, true );   // single word
1434
1435        // Monitor a specific address for one XRAM
1436        // clusters[0][0]->xram->start_monitor( 0xE1900ULL , 64);
1437
1438        if (debug_ok and (n > debug_from) and (n % debug_period == 0))
1439        {
1440            std::cout << "****************** cycle " << std::dec << n ;
1441            std::cout << " ************************************************" << std::endl;
1442
1443            // trace proc[debug_proc_id]
1444            if ( debug_proc_id != 0xFFFFFFFF )
1445            {
1446                size_t l          = debug_proc_id % NB_PROCS_MAX ;
1447                size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
1448                size_t x          = cluster_xy >> 4;
1449                size_t y          = cluster_xy & 0xF;
1450 
1451                clusters[x][y]->proc[l]->print_trace(0x40);
1452                std::ostringstream proc_signame;
1453                proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1454                clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1455
1456                clusters[x][y]->xicu->print_trace(l);
1457                std::ostringstream xicu_signame;
1458                xicu_signame << "[SIG]XICU_" << x << "_" << y;
1459                clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1460
1461                clusters[x][y]->mdma->print_trace();
1462                std::ostringstream mdma_signame;
1463                mdma_signame << "[SIG]MDMA_" << x << "_" << y;
1464                clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_signame.str());
1465
1466                // local interrupts in cluster(x,y)
1467                if( clusters[x][y]->signal_irq_memc.read() )
1468                std::cout << "### IRQ_MMC_" << std::dec << x << "_" << y
1469                          << " ACTIVE" << std::endl;
1470
1471                for ( size_t c = 0 ; c < NB_DMA_CHANNELS ; c++ )
1472                {
1473                    if( clusters[x][y]->signal_irq_mdma[c].read() )
1474                    std::cout << "### IRQ_DMA_" << std::dec << x << "_" << y << "_" << c
1475                              << " ACTIVE" << std::endl;
1476                }
1477 
1478                for ( size_t c = 0 ; c < NB_PROCS_MAX ; c++ )
1479                {
1480                    if( clusters[x][y]->signal_proc_it[c].read() )
1481                    std::cout << "### IRQ_PROC_" << std::dec << x << "_" << y << "_" << c
1482                              << " ACTIVE" << std::endl;
1483                }
1484            }
1485
1486            // trace memc[debug_memc_id]
1487            if ( debug_memc_id != 0xFFFFFFFF )
1488            {
1489                size_t x = debug_memc_id >> 4;
1490                size_t y = debug_memc_id & 0xF;
1491
1492                clusters[x][y]->memc->print_trace(0);
1493                std::ostringstream smemc_tgt;
1494                smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1495                clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1496                std::ostringstream smemc_ini;
1497                smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1498                clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1499
1500                clusters[x][y]->xram->print_trace();
1501                std::ostringstream sxram_tgt;
1502                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1503                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1504            }
1505
1506
1507            // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1508            if ( debug_xram_id != 0xFFFFFFFF )
1509            {
1510                size_t x = debug_xram_id >> 4;
1511                size_t y = debug_xram_id & 0xF;
1512
1513                clusters[x][y]->xram->print_trace();
1514                std::ostringstream sxram_tgt;
1515                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1516                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1517
1518                clusters[x][y]->ram_router_cmd->print_trace();
1519                clusters[x][y]->ram_router_rsp->print_trace();
1520            }
1521
1522            // trace iob, iox and external peripherals
1523            if ( debug_iob )
1524            {
1525                clusters[0][0]->iob->print_trace();
1526                clusters[XMAX-1][YMAX-1]->iob->print_trace();
1527//              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1528//              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1529//              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1530
1531//              signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1532//              signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1533
1534//              cdma->print_trace();
1535//              signal_vci_tgt_cdma.print_trace("[SIG]IOX_CDMA_TGT");
1536//              signal_vci_ini_cdma.print_trace("[SIG]IOX_CDMA_INI");
1537
1538//              brom->print_trace();
1539//              signal_vci_tgt_brom.print_trace("[SIG]IOX_BROM_TGT");
1540
1541//              mtty->print_trace();
1542//              signal_vci_tgt_mtty.print_trace("[SIG]IOX_MTTY_TGT");
1543
1544                bdev->print_trace();
1545                signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1546                signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1547
1548//              mnic->print_trace();
1549//              signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1550
1551//              fbuf->print_trace();
1552//              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF");
1553
1554                iopi->print_trace();
1555                signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1556                signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1557                iox_network->print_trace();
1558
1559                // interrupts
1560                if (signal_irq_bdev)       std::cout << "### IRQ_BDEV ACTIVE"       << std::endl;
1561                if (signal_irq_mtty_rx)    std::cout << "### IRQ_MTTY ACTIVE"       << std::endl;
1562                if (signal_irq_mnic_rx[0]) std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1563                if (signal_irq_mnic_rx[1]) std::cout << "### IRQ_MNIC_RX[1] ACTIVE" << std::endl;
1564                if (signal_irq_mnic_tx[0]) std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1565                if (signal_irq_mnic_tx[1]) std::cout << "### IRQ_MNIC_TX[1] ACTIVE" << std::endl;
1566            }
1567        }
1568
1569        sc_start(sc_core::sc_time(simul_period, SC_NS));
1570    }
1571    return EXIT_SUCCESS;
1572}
1573
1574int sc_main (int argc, char *argv[])
1575{
1576   try {
1577      return _main(argc, argv);
1578   } catch (std::exception &e) {
1579      std::cout << e.what() << std::endl;
1580   } catch (...) {
1581      std::cout << "Unknown exception occured" << std::endl;
1582      throw;
1583   }
1584   return 1;
1585}
1586
1587
1588// Local Variables:
1589// tab-width: 3
1590// c-basic-offset: 3
1591// c-file-offsets:((innamespace . 0)(inline-open . 0))
1592// indent-tabs-mode: nil
1593// End:
1594
1595// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1596
1597
1598
Note: See TracBrowser for help on using the repository browser.