source: trunk/platforms/tsar_generic_iob/top.cpp @ 765

Last change on this file since 765 was 765, checked in by alain, 8 years ago

Cosmetic

File size: 69.4 KB
Line 
1///////////////////////////////////////////////////////////////////////////////
2// File: top.cpp  (for tsar_generic_iob platform)
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : august 2013
6// This program is released under the GNU public license
7///////////////////////////////////////////////////////////////////////////////
8// This file define a generic TSAR architecture with an IO network emulating
9// an external bus (i.e. Hypertransport) to access 7 external peripherals:
10//
11// - BROM : boot ROM
12// - FBUF : Frame Buffer
13// - MTTY : multi TTY (one channel)
14// - MNIC : Network controller (up to 2 channels)
15// - CDMA : Chained Buffer DMA controller (up to 4 channels)
16// - BDEV : Dlock Device controler (one channel)
17// - IOPI : HWI to SWI translator.
18//
19// The internal physical address space is 40 bits, and the cluster index
20// is defined by the 8 MSB bits, using a fixed format: X is encoded on 4 bits,
21// Y is encodes on 4 bits, whatever the actual mesh size.
22// => at most 16 * 16 clusters. Each cluster contains up to 4 processors.
23//
24// It contains 3 networks:
25//
26// 1) the "INT" network supports Read/Write transactions
27//    between processors and L2 caches or peripherals.
28//    (VCI ADDDRESS = 40 bits / VCI DATA width = 32 bits)
29//    It supports also coherence transactions between L1 & L2 caches.
30// 3) the "RAM" network emulates the 3D network between L2 caches
31//    and L3 caches, and is implemented as a 2D mesh between the L2 caches,
32//    the two IO bridges and the physical RAMs disributed in all clusters.
33//    (VCI ADDRESS = 40 bits / VCI DATA = 64 bits)
34// 4) the IOX network connects the two IO bridge components to the
35//    7 external peripheral controllers.
36//    (VCI ADDDRESS = 40 bits / VCI DATA width = 64 bits)
37//
38// The external peripherals HWI IRQs are translated to WTI IRQs by the
39// external IOPIC component, that must be configured by the OS to route
40// these WTI ITQS to one or several internal XICU components.
41// - IOPIC HWI[1:0]     connected to IRQ_NIC_RX[1:0]
42// - IOPIC HWI[3:2]     connected to IRQ_NIC_TX[1:0]
43// - IOPIC HWI[7:4]     connected to IRQ_CMA_TX[3:0]]
44// - IOPIC HWI[8]       connected to IRQ_BDEV
45// - IOPIC HWI[9]       connected to IRQ_TTY_RX[0]
46//
47// Besides the external peripherals, each cluster contains one XICU component,
48// and one multi channels DMA component.
49// The XICU component is mainly used to handle WTI IRQs, as only 5 HWI IRQs
50// are connected to XICU in each cluster:
51// - IRQ_IN[0] : MMC
52// - IRQ_IN[1] : DMA channel 0
53// - IRQ_IN[2] : DMA channel 1
54// - IRQ_IN[3] : DMA channel 2
55// - IRQ_IN[4] : DMA channel 3
56//
57// All clusters are identical, but cluster(0,0) and cluster(XMAX-1,YMAX-1)
58// contain an extra IO bridge component. These IOB0 & IOB1 components are
59// connected to the three networks (INT, RAM, IOX).
60//
61// - It uses two dspin_local_crossbar per cluster to implement the
62//   local interconnect correponding to the INT network.
63// - It uses three dspin_local_crossbar per cluster to implement the
64//   local interconnect correponding to the coherence INT network.
65// - It uses two virtual_dspin_router per cluster to implement
66//   the INT network (routing both the direct and coherence trafic).
67// - It uses two dspin_router per cluster to implement the RAM network.
68// - It uses the vci_cc_vcache_wrapper.
69// - It uses the vci_mem_cache.
70// - It contains one vci_xicu and one vci_multi_dma per cluster.
71// - It contains one vci_simple ram per cluster to model the L3 cache.
72//
73// The TsarIobCluster component is defined in files
74// tsar_iob_cluster.* (with * = cpp, h, sd)
75//
76// The main hardware parameters must be defined in the hard_config.h file :
77// - X_SIZE           : number of clusters in a row
78// - Y_SIZE           : number of clusters in a column
79// - NB_PROCS_MAX     : number of processors per cluster (power of 2)
80// - NB_TTY_CHANNELS  : number of TTY channels in I/O network (must be 1)
81// - NB_NIC_CHANNELS  : number of NIC channels in I/O network (up to 2)
82// - NB_CMA_CHANNELS  : number of CMA channels in I/O network (up to 4)
83// - FBUF_X_SIZE      : width of frame buffer (pixels)
84// - FBUF_Y_SIZE      : heigth of frame buffer (lines)
85// - XCU_NB_INPUTS    : number of HWIs = number of WTIs = number of PTIs
86//
87// Some secondary hardware parameters must be defined in this top.cpp file:
88// - XRAM_LATENCY     : external ram latency
89// - MEMC_WAYS        : L2 cache number of ways
90// - MEMC_SETS        : L2 cache number of sets
91// - L1_IWAYS
92// - L1_ISETS
93// - L1_DWAYS
94// - L1_DSETS
95// - BDEV_IMAGE_NAME  : file pathname for block device
96// - NIC_RX_NAME      : file pathname for NIC received packets
97// - NIC_TX_NAME      : file pathname for NIC transmited packets
98// - NIC_TIMEOUT      : max number of cycles before closing a container
99//
100// General policy for 40 bits physical address decoding:
101// All physical segments base addresses are multiple of 1 Mbytes
102// (=> the 24 LSB bits = 0, and the 16 MSB bits define the target)
103// The (x_width + y_width) MSB bits (left aligned) define
104// the cluster index, and the LADR bits define the local index:
105//      |X_ID|Y_ID|  LADR  |     OFFSET          |
106//      |  4 |  4 |   8    |       24            |
107//
108// General policy for 14 bits SRCID decoding:
109// Each component is identified by (x_id, y_id, l_id) tuple.
110//      |X_ID|Y_ID| L_ID |
111//      |  4 |  4 |  6   |
112/////////////////////////////////////////////////////////////////////////
113
114#include <systemc>
115#include <sys/time.h>
116#include <iostream>
117#include <sstream>
118#include <cstdlib>
119#include <cstdarg>
120#include <stdint.h>
121
122#include "gdbserver.h"
123#include "mapping_table.h"
124
125#include "tsar_iob_cluster.h"
126#include "vci_chbuf_dma.h"
127#include "vci_multi_tty.h"
128#include "vci_multi_nic.h"
129#include "vci_simple_rom.h"
130#include "vci_block_device_tsar.h"
131#include "vci_framebuffer.h"
132#include "vci_iox_network.h"
133#include "vci_iox_network.h"
134#include "vci_iopic.h"
135
136#include "alloc_elems.h"
137
138///////////////////////////////////////////////////
139//      OS
140///////////////////////////////////////////////////
141#define USE_ALMOS 0
142
143#define almos_bootloader_pathname "bootloader.bin"
144#define almos_kernel_pathname     "kernel-soclib.bin@0xbfc10000:D"
145#define almos_archinfo_pathname   "arch-info.bin@0xBFC08000:D"
146
147///////////////////////////////////////////////////
148//               Parallelisation
149///////////////////////////////////////////////////
150
151#define USING_OPENMP           0
152
153#if USING_OPENMP
154#include <omp.h>
155#endif
156
157///////////////////////////////////////////////////////////
158//          DSPIN parameters
159///////////////////////////////////////////////////////////
160
161#define dspin_int_cmd_width   39
162#define dspin_int_rsp_width   32
163
164#define dspin_ram_cmd_width   64
165#define dspin_ram_rsp_width   64
166
167///////////////////////////////////////////////////////////
168//         VCI fields width  for the 3 VCI networks
169///////////////////////////////////////////////////////////
170
171#define vci_cell_width_int    4
172#define vci_cell_width_ext    8
173
174#define vci_plen_width        8
175#define vci_address_width     40
176#define vci_rerror_width      1
177#define vci_clen_width        1
178#define vci_rflag_width       1
179#define vci_srcid_width       14
180#define vci_pktid_width       4
181#define vci_trdid_width       4
182#define vci_wrplen_width      1
183
184////////////////////////////////////////////////////////////
185//    Main Hardware Parameters values
186//////////////////////i/////////////////////////////////////
187
188#include "../../../giet_vm/hard_config.h"
189
190////////////////////////////////////////////////////////////
191//    Secondary Hardware Parameters values
192//////////////////////i/////////////////////////////////////
193
194#define XMAX                  X_SIZE
195#define YMAX                  Y_SIZE
196
197#define XRAM_LATENCY          0
198
199#define MEMC_WAYS             16
200#define MEMC_SETS             256
201
202#define L1_IWAYS              4
203#define L1_ISETS              64
204
205#define L1_DWAYS              4
206#define L1_DSETS              64
207
208#define BDEV_IMAGE_NAME       "../../../giet_vm/hdd/virt_hdd.dmg"
209
210#define NIC_RX_NAME           "/dev/null"
211#define NIC_TX_NAME           "/dev/null"
212#define NIC_TIMEOUT           10000
213
214#define NORTH                 0
215#define SOUTH                 1
216#define EAST                  2
217#define WEST                  3
218
219#define cluster(x,y)   ((y) + ((x) << 4))
220
221////////////////////////////////////////////////////////////
222//    Software to be loaded in ROM & RAM
223//////////////////////i/////////////////////////////////////
224
225#define BOOT_SOFT_NAME        "../../softs/tsar_boot/preloader.elf"
226
227////////////////////////////////////////////////////////////
228//     DEBUG Parameters default values
229//////////////////////i/////////////////////////////////////
230
231#define MAX_FROZEN_CYCLES     100000
232
233/////////////////////////////////////////////////////////
234//    Physical segments definition
235/////////////////////////////////////////////////////////
236
237// All physical segments base addresses and sizes are defined
238// in the hard_config.h file. For replicated segments, the
239// base address is incremented by a cluster offset:
240// offset  = cluster(x,y) << (address_width-x_width-y_width);
241
242////////////////////////////////////////////////////////////////////////
243//          SRCID definition
244////////////////////////////////////////////////////////////////////////
245// All initiators are in the same indexing space (14 bits).
246// The SRCID is structured in two fields:
247// - The 8 MSB bits define the cluster index (left aligned)
248// - The 6  LSB bits define the local index.
249// Two different initiators cannot have the same SRCID, but a given
250// initiator can have two alias SRCIDs:
251// - Internal initiators (procs, mdma) are replicated in all clusters,
252//   and each initiator has one single SRCID.
253// - External initiators (bdev, cdma) are not replicated, but can be
254//   accessed in 2 clusters : cluster_iob0 and cluster_iob1.
255//   They have the same local index, but two different cluster indexes.
256//
257// As cluster_iob0 and cluster_iob1 contain both internal initiators
258// and external initiators, they must have different local indexes.
259// Consequence: For a local interconnect, the INI_ID port index
260// is NOT equal to the SRCID local index, and the local interconnect
261// must make a translation: SRCID => INI_ID
262////////////////////////////////////////////////////////////////////////
263
264#define PROC_LOCAL_SRCID             0x0    // from 0 to 7
265#define MDMA_LOCAL_SRCID             0x8
266#define IOBX_LOCAL_SRCID             0x9
267#define MEMC_LOCAL_SRCID             0xA
268#define CDMA_LOCAL_SRCID             0xB
269#define BDEV_LOCAL_SRCID             0xC
270#define IOPI_LOCAL_SRCID             0xD
271
272///////////////////////////////////////////////////////////////////////
273//     TGT_ID and INI_ID port indexing for INT local interconnect
274///////////////////////////////////////////////////////////////////////
275
276#define INT_MEMC_TGT_ID              0
277#define INT_XICU_TGT_ID              1
278#define INT_MDMA_TGT_ID              2
279#define INT_IOBX_TGT_ID              3
280
281#define INT_PROC_INI_ID              0   // from 0 to (NB_PROCS_MAX-1)
282#define INT_MDMA_INI_ID              (NB_PROCS_MAX)
283#define INT_IOBX_INI_ID              (NB_PROCS_MAX+1)
284
285///////////////////////////////////////////////////////////////////////
286//     TGT_ID and INI_ID port indexing for RAM local interconnect
287///////////////////////////////////////////////////////////////////////
288
289#define RAM_XRAM_TGT_ID              0
290
291#define RAM_MEMC_INI_ID              0
292#define RAM_IOBX_INI_ID              1
293
294///////////////////////////////////////////////////////////////////////
295//     TGT_ID and INI_ID port indexing for I0X local interconnect
296///////////////////////////////////////////////////////////////////////
297
298#define IOX_FBUF_TGT_ID              0
299#define IOX_BDEV_TGT_ID              1
300#define IOX_MNIC_TGT_ID              2
301#define IOX_CDMA_TGT_ID              3
302#define IOX_BROM_TGT_ID              4
303#define IOX_MTTY_TGT_ID              5
304#define IOX_IOPI_TGT_ID              6
305#define IOX_IOB0_TGT_ID              7
306#define IOX_IOB1_TGT_ID              8
307
308#define IOX_BDEV_INI_ID              0
309#define IOX_CDMA_INI_ID              1
310#define IOX_IOPI_INI_ID              2
311#define IOX_IOB0_INI_ID              3
312#define IOX_IOB1_INI_ID              4
313
314////////////////////////////////////////////////////////////////////////
315int _main(int argc, char *argv[])
316////////////////////////////////////////////////////////////////////////
317{
318   using namespace sc_core;
319   using namespace soclib::caba;
320   using namespace soclib::common;
321
322
323   char     soft_name[256]   = BOOT_SOFT_NAME;             // pathname: binary code
324   size_t   ncycles          = 4000000000;                 // simulated cycles
325   char     disk_name[256]   = BDEV_IMAGE_NAME;            // pathname: disk image
326   char     nic_rx_name[256] = NIC_RX_NAME;                // pathname: rx packets file
327   char     nic_tx_name[256] = NIC_TX_NAME;                // pathname: tx packets file
328   ssize_t  threads_nr       = 1;                          // simulator's threads number
329   bool     debug_ok         = false;                      // trace activated
330   size_t   debug_memc_id    = 0xFFFFFFFF;                 // index of traced memc
331   size_t   debug_proc_id    = 0xFFFFFFFF;                 // index of traced proc
332   size_t   debug_xram_id    = 0xFFFFFFFF;                 // index of traced xram
333   bool     debug_iob        = false;                      // trace iob0 & iob1 when true
334   uint32_t debug_from       = 0;                          // trace start cycle
335   uint32_t frozen_cycles    = MAX_FROZEN_CYCLES;          // monitoring frozen processor
336   size_t   cluster_iob0     = cluster(0,0);               // cluster containing IOB0
337   size_t   cluster_iob1     = cluster(XMAX-1,YMAX-1);     // cluster containing IOB1
338   size_t   x_width          = 4;                          // at most 256 clusters
339   size_t   y_width          = 4;                          // at most 256 clusters
340
341#if USING_OPENMP
342   size_t   simul_period     = 1000000;
343#else
344   size_t   simul_period     = 1;
345#endif
346
347   assert( (X_WIDTH == 4) and (Y_WIDTH == 4) and
348   "ERROR: we must have X_WIDTH == Y_WIDTH == 4");
349
350   ////////////// command line arguments //////////////////////
351   if (argc > 1)
352   {
353      for (int n = 1; n < argc; n = n + 2)
354      {
355         if ((strcmp(argv[n],"-NCYCLES") == 0) && (n+1<argc))
356         {
357            ncycles = atoi(argv[n+1]);
358         }
359         else if ((strcmp(argv[n],"-SOFT") == 0) && (n+1<argc) )
360         {
361            strcpy(soft_name, argv[n+1]);
362         }
363         else if ((strcmp(argv[n],"-DEBUG") == 0) && (n+1<argc) )
364         {
365            debug_ok = true;
366            debug_from = atoi(argv[n+1]);
367         }
368         else if ((strcmp(argv[n],"-DISK") == 0) && (n+1<argc) )
369         {
370            strcpy(disk_name, argv[n+1]);
371         }
372         else if ((strcmp(argv[n],"-MEMCID") == 0) && (n+1<argc) )
373         {
374            debug_memc_id = atoi(argv[n+1]);
375            size_t x = debug_memc_id >> 4;
376            size_t y = debug_memc_id & 0xF;
377            if( (x>=XMAX) || (y>=YMAX) )
378            {
379                std::cout << "MEMCID parameter does'nt fit XMAX/YMAX" << std::endl;
380                exit(0);
381            }
382         }
383         else if ((strcmp(argv[n],"-XRAMID") == 0) && (n+1<argc) )
384         {
385            debug_xram_id = atoi(argv[n+1]);
386            size_t x = debug_xram_id >> 4;
387            size_t y = debug_xram_id & 0xF;
388            if( (x>=XMAX) || (y>=YMAX) )
389            {
390                std::cout << "XRAMID parameter does'nt fit XMAX/YMAX" << std::endl;
391                exit(0);
392            }
393         }
394         else if ((strcmp(argv[n],"-IOB") == 0) && (n+1<argc) )
395         {
396            debug_iob = atoi(argv[n+1]);
397         }
398         else if ((strcmp(argv[n],"-PROCID") == 0) && (n+1<argc) )
399         {
400            debug_proc_id     = atoi(argv[n+1]);
401            size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
402            size_t x          = cluster_xy >> 4;
403            size_t y          = cluster_xy & 0xF;
404            if( (x>=XMAX) || (y>=YMAX) )
405            {
406                std::cout << "PROCID parameter does'nt fit XMAX/YMAX" << std::endl;
407                exit(0);
408            }
409         }
410         else if ((strcmp(argv[n], "-THREADS") == 0) && ((n+1) < argc))
411         {
412            threads_nr = atoi(argv[n+1]);
413            threads_nr = (threads_nr < 1) ? 1 : threads_nr;
414         }
415         else if ((strcmp(argv[n], "-FROZEN") == 0) && (n+1 < argc))
416         {
417            frozen_cycles = atoi(argv[n+1]);
418         }
419         else
420         {
421            std::cout << "   Arguments are (key,value) couples." << std::endl;
422            std::cout << "   The order is not important." << std::endl;
423            std::cout << "   Accepted arguments are :" << std::endl << std::endl;
424            std::cout << "     -SOFT pathname_for_embedded_soft" << std::endl;
425            std::cout << "     -DISK pathname_for_disk_image" << std::endl;
426            std::cout << "     -NCYCLES number_of_simulated_cycles" << std::endl;
427            std::cout << "     -DEBUG debug_start_cycle" << std::endl;
428            std::cout << "     -THREADS simulator's threads number" << std::endl;
429            std::cout << "     -FROZEN max_number_of_lines" << std::endl;
430            std::cout << "     -MEMCID index_memc_to_be_traced" << std::endl;
431            std::cout << "     -XRAMID index_xram_to_be_traced" << std::endl;
432            std::cout << "     -PROCID index_proc_to_be_traced" << std::endl;
433            std::cout << "     -IOB    non_zero_value" << std::endl;
434            exit(0);
435         }
436      }
437   }
438
439   // checking hardware parameters
440   assert( (XMAX <= 16) and
441           "The XMAX parameter cannot be larger than 16" );
442
443   assert( (YMAX <= 16) and
444           "The YMAX parameter cannot be larger than 16" );
445
446   assert( (NB_PROCS_MAX <= 8) and
447           "The NB_PROCS_MAX parameter cannot be larger than 8" );
448
449   assert( (NB_DMA_CHANNELS <= 4) and
450           "The NB_DMA_CHANNELS parameter cannot be larger than 4" );
451
452   assert( (NB_TTY_CHANNELS == 1) and
453           "The NB_TTY_CHANNELS parameter must be 1" );
454
455   assert( (NB_NIC_CHANNELS == 2) and
456           "The NB_NIC_CHANNELS parameter must be 2" );
457
458   std::cout << std::endl << std::dec
459             << " - XMAX            = " << XMAX << std::endl
460             << " - YMAX            = " << YMAX << std::endl
461             << " - NB_PROCS_MAX    = " << NB_PROCS_MAX <<  std::endl
462             << " - NB_TTY_CHANNELS = " << NB_TTY_CHANNELS <<  std::endl
463             << " - NB_DMA_CHANNELS = " << NB_DMA_CHANNELS <<  std::endl
464             << " - NB_NIC_CHANNELS = " << NB_NIC_CHANNELS <<  std::endl
465             << " - MEMC_WAYS       = " << MEMC_WAYS << std::endl
466             << " - MEMC_SETS       = " << MEMC_SETS << std::endl
467             << " - RAM_LATENCY     = " << XRAM_LATENCY << std::endl
468             << " - MAX_FROZEN      = " << frozen_cycles << std::endl
469             << " - DEBUG_PROCID    = " << debug_proc_id << std::endl
470             << " - DEBUG_MEMCID    = " << debug_memc_id << std::endl
471             << " - DEBUG_XRAMID    = " << debug_xram_id << std::endl;
472
473   std::cout << std::endl;
474
475#if USING_OPENMP
476   omp_set_dynamic(false);
477   omp_set_num_threads(threads_nr);
478   std::cerr << "Built with openmp version " << _OPENMP << std::endl;
479#endif
480
481   // Define VciParams objects
482   typedef soclib::caba::VciParams<vci_cell_width_int,
483                                   vci_plen_width,
484                                   vci_address_width,
485                                   vci_rerror_width,
486                                   vci_clen_width,
487                                   vci_rflag_width,
488                                   vci_srcid_width,
489                                   vci_pktid_width,
490                                   vci_trdid_width,
491                                   vci_wrplen_width> vci_param_int;
492
493   typedef soclib::caba::VciParams<vci_cell_width_ext,
494                                   vci_plen_width,
495                                   vci_address_width,
496                                   vci_rerror_width,
497                                   vci_clen_width,
498                                   vci_rflag_width,
499                                   vci_srcid_width,
500                                   vci_pktid_width,
501                                   vci_trdid_width,
502                                   vci_wrplen_width> vci_param_ext;
503
504   /////////////////////////////////////////////////////////////////////
505   // INT network mapping table
506   // - two levels address decoding for commands
507   // - two levels srcid decoding for responses
508   // - NB_PROCS_MAX + 2 (MDMA, IOBX) local initiators per cluster
509   // - 4 local targets (MEMC, XICU, MDMA, IOBX) per cluster
510   /////////////////////////////////////////////////////////////////////
511   MappingTable maptab_int( vci_address_width,
512                            IntTab(x_width + y_width, 16 - x_width - y_width),
513                            IntTab(x_width + y_width, vci_srcid_width - x_width - y_width),
514                            0x00FF000000);
515
516   for (size_t x = 0; x < XMAX; x++)
517   {
518      for (size_t y = 0; y < YMAX; y++)
519      {
520         uint64_t offset = ((uint64_t)cluster(x,y))
521                              << (vci_address_width-x_width-y_width);
522         bool config    = true;
523         bool cacheable = true;
524
525         // the four following segments are defined in all clusters
526
527         std::ostringstream    smemc_conf;
528         smemc_conf << "int_seg_memc_conf_" << x << "_" << y;
529         maptab_int.add(Segment(smemc_conf.str(), SEG_MMC_BASE+offset, SEG_MMC_SIZE,
530                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), not cacheable, config ));
531
532         std::ostringstream    smemc_xram;
533         smemc_xram << "int_seg_memc_xram_" << x << "_" << y;
534         maptab_int.add(Segment(smemc_xram.str(), SEG_RAM_BASE+offset, SEG_RAM_SIZE,
535                     IntTab(cluster(x,y), INT_MEMC_TGT_ID), cacheable));
536
537         std::ostringstream    sxicu;
538         sxicu << "int_seg_xicu_" << x << "_" << y;
539         maptab_int.add(Segment(sxicu.str(), SEG_XCU_BASE+offset, SEG_XCU_SIZE,
540                     IntTab(cluster(x,y), INT_XICU_TGT_ID), not cacheable));
541
542         std::ostringstream    smdma;
543         smdma << "int_seg_mdma_" << x << "_" << y;
544         maptab_int.add(Segment(smdma.str(), SEG_DMA_BASE+offset, SEG_DMA_SIZE,
545                     IntTab(cluster(x,y), INT_MDMA_TGT_ID), not cacheable));
546
547         // the following segments are only defined in cluster_iob0 or in cluster_iob1
548
549         if ( (cluster(x,y) == cluster_iob0) or (cluster(x,y) == cluster_iob1) )
550         {
551            std::ostringstream    siobx;
552            siobx << "int_seg_iobx_" << x << "_" << y;
553            maptab_int.add(Segment(siobx.str(), SEG_IOB_BASE+offset, SEG_IOB_SIZE,
554                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable, config ));
555
556            std::ostringstream    stty;
557            stty << "int_seg_mtty_" << x << "_" << y;
558            maptab_int.add(Segment(stty.str(), SEG_TTY_BASE+offset, SEG_TTY_SIZE,
559                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
560
561            std::ostringstream    sfbf;
562            sfbf << "int_seg_fbuf_" << x << "_" << y;
563            maptab_int.add(Segment(sfbf.str(), SEG_FBF_BASE+offset, SEG_FBF_SIZE,
564                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
565
566            std::ostringstream    sbdv;
567            sbdv << "int_seg_bdev_" << x << "_" << y;
568            maptab_int.add(Segment(sbdv.str(), SEG_IOC_BASE+offset, SEG_IOC_SIZE,
569                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
570
571            std::ostringstream    snic;
572            snic << "int_seg_mnic_" << x << "_" << y;
573            maptab_int.add(Segment(snic.str(), SEG_NIC_BASE+offset, SEG_NIC_SIZE,
574                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
575
576            std::ostringstream    srom;
577            srom << "int_seg_brom_" << x << "_" << y;
578            maptab_int.add(Segment(srom.str(), SEG_ROM_BASE+offset, SEG_ROM_SIZE,
579                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), cacheable ));
580
581            std::ostringstream    sdma;
582            sdma << "int_seg_cdma_" << x << "_" << y;
583            maptab_int.add(Segment(sdma.str(), SEG_CMA_BASE+offset, SEG_CMA_SIZE,
584                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
585
586            std::ostringstream    spic;
587            spic << "int_seg_iopi_" << x << "_" << y;
588            maptab_int.add(Segment(spic.str(), SEG_PIC_BASE+offset, SEG_PIC_SIZE,
589                        IntTab(cluster(x,y), INT_IOBX_TGT_ID), not cacheable));
590         }
591
592         // This define the mapping between the SRCIDs
593         // and the port index on the local interconnect.
594
595         maptab_int.srcid_map( IntTab( cluster(x,y), MDMA_LOCAL_SRCID ),
596                               IntTab( cluster(x,y), INT_MDMA_INI_ID ) );
597
598         maptab_int.srcid_map( IntTab( cluster(x,y), IOBX_LOCAL_SRCID ),
599                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
600
601         maptab_int.srcid_map( IntTab( cluster(x,y), IOPI_LOCAL_SRCID ),
602                               IntTab( cluster(x,y), INT_IOBX_INI_ID ) );
603
604         for ( size_t p = 0 ; p < NB_PROCS_MAX ; p++ )
605         maptab_int.srcid_map( IntTab( cluster(x,y), PROC_LOCAL_SRCID+p ),
606                               IntTab( cluster(x,y), INT_PROC_INI_ID+p ) );
607      }
608   }
609   std::cout << "INT network " << maptab_int << std::endl;
610
611    /////////////////////////////////////////////////////////////////////////
612    // RAM network mapping table
613    // - two levels address decoding for commands
614    // - two levels srcid decoding for responses
615    // - 2 local initiators (MEMC, IOBX) per cluster
616    //   (IOBX component only in cluster_iob0 and cluster_iob1)
617    // - 1 local target (XRAM) per cluster
618    ////////////////////////////////////////////////////////////////////////
619    MappingTable maptab_ram( vci_address_width,
620                             IntTab(x_width+y_width, 0),
621                             IntTab(x_width+y_width, vci_srcid_width - x_width - y_width),
622                             0x00FF000000);
623
624    for (size_t x = 0; x < XMAX; x++)
625    {
626        for (size_t y = 0; y < YMAX ; y++)
627        {
628            uint64_t offset = ((uint64_t)cluster(x,y))
629                                << (vci_address_width-x_width-y_width);
630
631            std::ostringstream sxram;
632            sxram << "ext_seg_xram_" << x << "_" << y;
633            maptab_ram.add(Segment(sxram.str(), SEG_RAM_BASE+offset,
634                           SEG_RAM_SIZE, IntTab(cluster(x,y), RAM_XRAM_TGT_ID), false));
635        }
636    }
637
638    // This define the mapping between the initiators SRCID
639    // and the port index on the RAM local interconnect.
640    // External initiator have two alias SRCID (iob0 / iob1)
641
642    maptab_ram.srcid_map( IntTab( cluster_iob0, CDMA_LOCAL_SRCID ),
643                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
644
645    maptab_ram.srcid_map( IntTab( cluster_iob1, CDMA_LOCAL_SRCID ),
646                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
647
648    maptab_ram.srcid_map( IntTab( cluster_iob0, BDEV_LOCAL_SRCID ),
649                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
650
651    maptab_ram.srcid_map( IntTab( cluster_iob1, BDEV_LOCAL_SRCID ),
652                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
653
654    maptab_ram.srcid_map( IntTab( cluster_iob0, IOPI_LOCAL_SRCID ),
655                          IntTab( cluster_iob0, RAM_IOBX_INI_ID ) );
656
657    maptab_ram.srcid_map( IntTab( cluster_iob1, IOPI_LOCAL_SRCID ),
658                          IntTab( cluster_iob1, RAM_IOBX_INI_ID ) );
659
660    maptab_ram.srcid_map( IntTab( cluster_iob0, MEMC_LOCAL_SRCID ),
661                          IntTab( cluster_iob0, RAM_MEMC_INI_ID ) );
662
663    maptab_ram.srcid_map( IntTab( cluster_iob1, MEMC_LOCAL_SRCID ),
664                          IntTab( cluster_iob1, RAM_MEMC_INI_ID ) );
665
666    std::cout << "RAM network " << maptab_ram << std::endl;
667
668    ///////////////////////////////////////////////////////////////////////
669    // IOX network mapping table
670    // - two levels address decoding for commands (9, 7) bits
671    // - two levels srcid decoding for responses
672    // - 5 initiators (IOB0, IOB1, BDEV, CDMA, IOPI)
673    // - 9 targets (IOB0, IOB1, BDEV, CDMA, MTTY, FBUF, BROM, MNIC, IOPI)
674    //
675    // Address bit 32 is used to determine if a command must be routed to
676    // IOB0 or IOB1.
677    ///////////////////////////////////////////////////////////////////////
678    MappingTable maptab_iox(
679          vci_address_width,
680          IntTab(x_width + y_width - 1, 16 - x_width - y_width + 1),
681          IntTab(x_width + y_width    , vci_param_ext::S - x_width - y_width),
682          0x00FF000000);
683
684    // External peripherals segments
685    // When there is more than one cluster, external peripherals can be accessed
686    // through two segments, depending on the used IOB (IOB0 or IOB1).
687
688    const uint64_t iob0_base = ((uint64_t)cluster_iob0)
689       << (vci_address_width - x_width - y_width);
690
691    maptab_iox.add(Segment("iox_seg_mtty_0", SEG_TTY_BASE + iob0_base, SEG_TTY_SIZE,
692                   IntTab(0, IOX_MTTY_TGT_ID), false));
693    maptab_iox.add(Segment("iox_seg_fbuf_0", SEG_FBF_BASE + iob0_base, SEG_FBF_SIZE,
694                   IntTab(0, IOX_FBUF_TGT_ID), false));
695    maptab_iox.add(Segment("iox_seg_bdev_0", SEG_IOC_BASE + iob0_base, SEG_IOC_SIZE,
696                   IntTab(0, IOX_BDEV_TGT_ID), false));
697    maptab_iox.add(Segment("iox_seg_mnic_0", SEG_NIC_BASE + iob0_base, SEG_NIC_SIZE,
698                   IntTab(0, IOX_MNIC_TGT_ID), false));
699    maptab_iox.add(Segment("iox_seg_cdma_0", SEG_CMA_BASE + iob0_base, SEG_CMA_SIZE,
700                   IntTab(0, IOX_CDMA_TGT_ID), false));
701    maptab_iox.add(Segment("iox_seg_brom_0", SEG_ROM_BASE + iob0_base, SEG_ROM_SIZE,
702                   IntTab(0, IOX_BROM_TGT_ID), false));
703    maptab_iox.add(Segment("iox_seg_iopi_0", SEG_PIC_BASE + iob0_base, SEG_PIC_SIZE,
704                   IntTab(0, IOX_IOPI_TGT_ID), false));
705
706    if ( cluster_iob0 != cluster_iob1 )
707    {
708       const uint64_t iob1_base = ((uint64_t)cluster_iob1)
709          << (vci_address_width - x_width - y_width);
710
711        maptab_iox.add(Segment("iox_seg_mtty_1", SEG_TTY_BASE + iob1_base, SEG_TTY_SIZE,
712                   IntTab(0, IOX_MTTY_TGT_ID), false));
713        maptab_iox.add(Segment("iox_seg_fbuf_1", SEG_FBF_BASE + iob1_base, SEG_FBF_SIZE,
714                   IntTab(0, IOX_FBUF_TGT_ID), false));
715        maptab_iox.add(Segment("iox_seg_bdev_1", SEG_IOC_BASE + iob1_base, SEG_IOC_SIZE,
716                   IntTab(0, IOX_BDEV_TGT_ID), false));
717        maptab_iox.add(Segment("iox_seg_mnic_1", SEG_NIC_BASE + iob1_base, SEG_NIC_SIZE,
718                   IntTab(0, IOX_MNIC_TGT_ID), false));
719        maptab_iox.add(Segment("iox_seg_cdma_1", SEG_CMA_BASE + iob1_base, SEG_CMA_SIZE,
720                   IntTab(0, IOX_CDMA_TGT_ID), false));
721        maptab_iox.add(Segment("iox_seg_brom_1", SEG_ROM_BASE + iob1_base, SEG_ROM_SIZE,
722                   IntTab(0, IOX_BROM_TGT_ID), false));
723        maptab_iox.add(Segment("iox_seg_iopi_1", SEG_PIC_BASE + iob1_base, SEG_PIC_SIZE,
724                   IntTab(0, IOX_IOPI_TGT_ID), false));
725    }
726
727    // If there is more than one cluster, external peripherals
728    // can access RAM through two segments (IOB0 / IOB1).
729    // As IOMMU is not activated, addresses are 40 bits (physical addresses),
730    // and the choice depends on address bit A[32].
731    for (size_t x = 0; x < XMAX; x++)
732    {
733        for (size_t y = 0; y < YMAX ; y++)
734        {
735            const bool wti       = true;
736            const bool cacheable = true;
737
738            const uint64_t offset = ((uint64_t)cluster(x,y))
739                << (vci_address_width-x_width-y_width);
740
741            const uint64_t xicu_base = SEG_XCU_BASE + offset;
742
743            if ( (y & 0x1) == 0 ) // use IOB0
744            {
745                std::ostringstream sxcu0;
746                sxcu0 << "iox_seg_xcu0_" << x << "_" << y;
747                maptab_iox.add(Segment(sxcu0.str(), xicu_base, SEG_XCU_SIZE,
748                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, wti));
749
750                std::ostringstream siob0;
751                siob0 << "iox_seg_ram0_" << x << "_" << y;
752                maptab_iox.add(Segment(siob0.str(), offset, SEG_XCU_BASE,
753                            IntTab(0, IOX_IOB0_TGT_ID), not cacheable, not wti));
754            }
755            else                  // USE IOB1
756            {
757                std::ostringstream sxcu1;
758                sxcu1 << "iox_seg_xcu1_" << x << "_" << y;
759                maptab_iox.add(Segment(sxcu1.str(), xicu_base, SEG_XCU_SIZE,
760                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, wti));
761
762                std::ostringstream siob1;
763                siob1 << "iox_seg_ram1_" << x << "_" << y;
764                maptab_iox.add(Segment(siob1.str(), offset, SEG_XCU_BASE,
765                            IntTab(0, IOX_IOB1_TGT_ID), not cacheable, not wti));
766            }
767        }
768    }
769
770    // This define the mapping between the external initiators (SRCID)
771    // and the port index on the IOX local interconnect.
772
773    maptab_iox.srcid_map( IntTab( 0, CDMA_LOCAL_SRCID ) ,
774                          IntTab( 0, IOX_CDMA_INI_ID  ) );
775    maptab_iox.srcid_map( IntTab( 0, BDEV_LOCAL_SRCID ) ,
776                          IntTab( 0, IOX_BDEV_INI_ID  ) );
777    maptab_iox.srcid_map( IntTab( 0, IOPI_LOCAL_SRCID ) ,
778                          IntTab( 0, IOX_IOPI_INI_ID  ) );
779    maptab_iox.srcid_map( IntTab( 0, IOX_IOB0_INI_ID  ) ,
780                          IntTab( 0, IOX_IOB0_INI_ID  ) );
781
782    if ( cluster_iob0 != cluster_iob1 )
783    {
784        maptab_iox.srcid_map( IntTab( 0, IOX_IOB1_INI_ID ) ,
785                              IntTab( 0, IOX_IOB1_INI_ID ) );
786    }
787
788    std::cout << "IOX network " << maptab_iox << std::endl;
789
790    ////////////////////
791    // Signals
792    ///////////////////
793
794    sc_clock                          signal_clk("clk");
795    sc_signal<bool>                   signal_resetn("resetn");
796
797    sc_signal<bool>                   signal_irq_false;
798    sc_signal<bool>                   signal_irq_bdev;
799    sc_signal<bool>                   signal_irq_mtty_rx;
800    sc_signal<bool>                   signal_irq_mnic_rx[NB_NIC_CHANNELS];
801    sc_signal<bool>                   signal_irq_mnic_tx[NB_NIC_CHANNELS];
802    sc_signal<bool>                   signal_irq_cdma[NB_CMA_CHANNELS];
803
804    // VCI signals for IOX network
805    VciSignals<vci_param_ext>         signal_vci_ini_iob0("signal_vci_ini_iob0");
806    VciSignals<vci_param_ext>         signal_vci_ini_iob1("signal_vci_ini_iob1");
807    VciSignals<vci_param_ext>         signal_vci_ini_bdev("signal_vci_ini_bdev");
808    VciSignals<vci_param_ext>         signal_vci_ini_cdma("signal_vci_ini_cdma");
809    VciSignals<vci_param_ext>         signal_vci_ini_iopi("signal_vci_ini_iopi");
810
811    VciSignals<vci_param_ext>         signal_vci_tgt_iob0("signal_vci_tgt_iob0");
812    VciSignals<vci_param_ext>         signal_vci_tgt_iob1("signal_vci_tgt_iob1");
813    VciSignals<vci_param_ext>         signal_vci_tgt_mtty("signal_vci_tgt_mtty");
814    VciSignals<vci_param_ext>         signal_vci_tgt_fbuf("signal_vci_tgt_fbuf");
815    VciSignals<vci_param_ext>         signal_vci_tgt_mnic("signal_vci_tgt_mnic");
816    VciSignals<vci_param_ext>         signal_vci_tgt_brom("signal_vci_tgt_brom");
817    VciSignals<vci_param_ext>         signal_vci_tgt_bdev("signal_vci_tgt_bdev");
818    VciSignals<vci_param_ext>         signal_vci_tgt_cdma("signal_vci_tgt_cdma");
819    VciSignals<vci_param_ext>         signal_vci_tgt_iopi("signal_vci_ini_iopi");
820
821   // Horizontal inter-clusters INT network DSPIN
822   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_inc =
823      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_inc", XMAX-1, YMAX, 3);
824   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_h_dec =
825      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_h_dec", XMAX-1, YMAX, 3);
826   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_inc =
827      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_inc", XMAX-1, YMAX, 2);
828   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_h_dec =
829      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_h_dec", XMAX-1, YMAX, 2);
830
831   // Vertical inter-clusters INT network DSPIN
832   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_inc =
833      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_inc", XMAX, YMAX-1, 3);
834   DspinSignals<dspin_int_cmd_width>*** signal_dspin_int_cmd_v_dec =
835      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_int_cmd_v_dec", XMAX, YMAX-1, 3);
836   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_inc =
837      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_inc", XMAX, YMAX-1, 2);
838   DspinSignals<dspin_int_rsp_width>*** signal_dspin_int_rsp_v_dec =
839      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_int_rsp_v_dec", XMAX, YMAX-1, 2);
840
841   // Mesh boundaries INT network DSPIN
842   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_in =
843      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_in", XMAX, YMAX, 4, 3);
844   DspinSignals<dspin_int_cmd_width>**** signal_dspin_false_int_cmd_out =
845      alloc_elems<DspinSignals<dspin_int_cmd_width> >("signal_dspin_false_int_cmd_out", XMAX, YMAX, 4, 3);
846   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_in =
847      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_in", XMAX, YMAX, 4, 2);
848   DspinSignals<dspin_int_rsp_width>**** signal_dspin_false_int_rsp_out =
849      alloc_elems<DspinSignals<dspin_int_rsp_width> >("signal_dspin_false_int_rsp_out", XMAX, YMAX, 4, 2);
850
851
852   // Horizontal inter-clusters RAM network DSPIN
853   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_inc =
854      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_inc", XMAX-1, YMAX);
855   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_h_dec =
856      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_h_dec", XMAX-1, YMAX);
857   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_inc =
858      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_inc", XMAX-1, YMAX);
859   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_h_dec =
860      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_h_dec", XMAX-1, YMAX);
861
862   // Vertical inter-clusters RAM network DSPIN
863   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_inc =
864      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_inc", XMAX, YMAX-1);
865   DspinSignals<dspin_ram_cmd_width>** signal_dspin_ram_cmd_v_dec =
866      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_ram_cmd_v_dec", XMAX, YMAX-1);
867   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_inc =
868      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_inc", XMAX, YMAX-1);
869   DspinSignals<dspin_ram_rsp_width>** signal_dspin_ram_rsp_v_dec =
870      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_ram_rsp_v_dec", XMAX, YMAX-1);
871
872   // Mesh boundaries RAM network DSPIN
873   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_in =
874      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_in", XMAX, YMAX, 4);
875   DspinSignals<dspin_ram_cmd_width>*** signal_dspin_false_ram_cmd_out =
876      alloc_elems<DspinSignals<dspin_ram_cmd_width> >("signal_dspin_false_ram_cmd_out", XMAX, YMAX, 4);
877   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_in =
878      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_in", XMAX, YMAX, 4);
879   DspinSignals<dspin_ram_rsp_width>*** signal_dspin_false_ram_rsp_out =
880      alloc_elems<DspinSignals<dspin_ram_rsp_width> >("signal_dspin_false_ram_rsp_out", XMAX, YMAX, 4);
881
882   ////////////////////////////
883   //      Loader
884   ////////////////////////////
885
886#if USE_ALMOS
887   soclib::common::Loader loader(almos_bootloader_pathname,
888                                 almos_archinfo_pathname,
889                                 almos_kernel_pathname);
890#else
891   soclib::common::Loader loader(soft_name);
892#endif
893
894   typedef soclib::common::GdbServer<soclib::common::Mips32ElIss> proc_iss;
895   proc_iss::set_loader(loader);
896
897   ////////////////////////////////////////
898   //  Instanciated Hardware Components
899   ////////////////////////////////////////
900
901   std::cout << std::endl << "External Bus and Peripherals" << std::endl << std::endl;
902
903   const size_t nb_iox_initiators = (cluster_iob0 != cluster_iob1) ? 5 : 4;
904   const size_t nb_iox_targets = (cluster_iob0 != cluster_iob1) ? 9 : 8;
905
906   // IOX network
907   VciIoxNetwork<vci_param_ext>* iox_network;
908   iox_network = new VciIoxNetwork<vci_param_ext>( "iox_network",
909                                                   maptab_iox,
910                                                   nb_iox_targets,
911                                                   nb_iox_initiators );
912   // boot ROM
913   VciSimpleRom<vci_param_ext>*  brom;
914   brom = new VciSimpleRom<vci_param_ext>( "brom",
915                                           IntTab(0, IOX_BROM_TGT_ID),
916                                           maptab_iox,
917                                           loader );
918   // Network Controller
919   VciMultiNic<vci_param_ext>*  mnic;
920   mnic = new VciMultiNic<vci_param_ext>( "mnic",
921                                          IntTab(0, IOX_MNIC_TGT_ID),
922                                          maptab_iox,
923                                          NB_NIC_CHANNELS,
924                                          0,           // mac_4 address
925                                          0,           // mac_2 address
926                                          nic_rx_name,
927                                          nic_tx_name);
928
929   // Frame Buffer
930   VciFrameBuffer<vci_param_ext>*  fbuf;
931   fbuf = new VciFrameBuffer<vci_param_ext>( "fbuf",
932                                             IntTab(0, IOX_FBUF_TGT_ID),
933                                             maptab_iox,
934                                             FBUF_X_SIZE, FBUF_Y_SIZE );
935
936   // Block Device
937   // for AHCI
938   // std::vector<std::string> filenames;
939   // filenames.push_back(disk_name);            // one single disk
940   VciBlockDeviceTsar<vci_param_ext>*  bdev;
941   bdev = new VciBlockDeviceTsar<vci_param_ext>( "bdev",
942                                                  maptab_iox,
943                                                  IntTab(0, BDEV_LOCAL_SRCID),
944                                                  IntTab(0, IOX_BDEV_TGT_ID),
945                                                  disk_name,
946                                                  512,        // block size
947                                                  64,         // burst size (bytes)
948                                                  0 );        // disk latency
949
950   // Chained Buffer DMA controller
951   VciChbufDma<vci_param_ext>*  cdma;
952   cdma = new VciChbufDma<vci_param_ext>( "cdma",
953                                          maptab_iox,
954                                          IntTab(0, CDMA_LOCAL_SRCID),
955                                          IntTab(0, IOX_CDMA_TGT_ID),
956                                          64,          // burst size (bytes)
957                                          2*NB_NIC_CHANNELS );
958   // Multi-TTY controller
959   std::vector<std::string> vect_names;
960   for( size_t tid = 0 ; tid < NB_TTY_CHANNELS ; tid++ )
961   {
962      std::ostringstream term_name;
963         term_name <<  "term" << tid;
964         vect_names.push_back(term_name.str().c_str());
965      }
966      VciMultiTty<vci_param_ext>*  mtty;
967      mtty = new VciMultiTty<vci_param_ext>( "mtty",
968                                             IntTab(0, IOX_MTTY_TGT_ID),
969                                             maptab_iox,
970                                             vect_names);
971
972   // IOPIC
973   VciIopic<vci_param_ext>* iopi;
974   iopi = new VciIopic<vci_param_ext>( "iopi",
975                                       maptab_iox,
976                                       IntTab(0, IOPI_LOCAL_SRCID),
977                                       IntTab(0, IOX_IOPI_TGT_ID),
978                                       32 );        // number of input HWI
979   // Clusters
980   TsarIobCluster<vci_param_int,
981                  vci_param_ext,
982                  dspin_int_cmd_width,
983                  dspin_int_rsp_width,
984                  dspin_ram_cmd_width,
985                  dspin_ram_rsp_width>* clusters[XMAX][YMAX];
986
987#if USING_OPENMP
988#pragma omp parallel
989    {
990#pragma omp for
991#endif
992        for(size_t i = 0; i  < (XMAX * YMAX); i++)
993        {
994            size_t x = i / YMAX;
995            size_t y = i % YMAX;
996
997#if USING_OPENMP
998#pragma omp critical
999            {
1000#endif
1001            std::cout << std::endl;
1002            std::cout << "Cluster_" << std::dec << x << "_" << y << std::endl;
1003            std::cout << std::endl;
1004
1005            const bool is_iob0 = (cluster(x,y) == cluster_iob0);
1006            const bool is_iob1 = (cluster(x,y) == cluster_iob1);
1007            const bool is_io_cluster = is_iob0 || is_iob1;
1008
1009            const int iox_iob_ini_id = is_iob0 ?
1010                IOX_IOB0_INI_ID :
1011                IOX_IOB1_INI_ID ;
1012            const int iox_iob_tgt_id = is_iob0 ?
1013                IOX_IOB0_TGT_ID :
1014                IOX_IOB1_TGT_ID ;
1015
1016            std::ostringstream sc;
1017            sc << "cluster_" << x << "_" << y;
1018            clusters[x][y] = new TsarIobCluster<vci_param_int,
1019                                                vci_param_ext,
1020                                                dspin_int_cmd_width,
1021                                                dspin_int_rsp_width,
1022                                                dspin_ram_cmd_width,
1023                                                dspin_ram_rsp_width>
1024            (
1025                sc.str().c_str(),
1026                NB_PROCS_MAX,
1027                NB_DMA_CHANNELS,
1028                x,
1029                y,
1030                XMAX,
1031                YMAX,
1032
1033                maptab_int,
1034                maptab_ram,
1035                maptab_iox,
1036
1037                x_width,
1038                y_width,
1039                vci_srcid_width - x_width - y_width,            // l_id width,
1040
1041                INT_MEMC_TGT_ID,
1042                INT_XICU_TGT_ID,
1043                INT_MDMA_TGT_ID,
1044                INT_IOBX_TGT_ID,
1045
1046                INT_PROC_INI_ID,
1047                INT_MDMA_INI_ID,
1048                INT_IOBX_INI_ID,
1049
1050                RAM_XRAM_TGT_ID,
1051
1052                RAM_MEMC_INI_ID,
1053                RAM_IOBX_INI_ID,
1054
1055                is_io_cluster,
1056                iox_iob_tgt_id,
1057                iox_iob_ini_id,
1058
1059                MEMC_WAYS,
1060                MEMC_SETS,
1061                L1_IWAYS,
1062                L1_ISETS,
1063                L1_DWAYS,
1064                L1_DSETS,
1065                XRAM_LATENCY,
1066                XCU_NB_INPUTS,
1067
1068                loader,
1069
1070                frozen_cycles,
1071                debug_from,
1072                debug_ok and (cluster(x,y) == debug_memc_id),
1073                debug_ok and (cluster(x,y) == debug_proc_id),
1074                debug_ok and debug_iob
1075            );
1076
1077#if USING_OPENMP
1078            } // end critical
1079#endif
1080        } // end for
1081#if USING_OPENMP
1082    }
1083#endif
1084
1085    std::cout << std::endl;
1086
1087    ///////////////////////////////////////////////////////////////////////////////
1088    //     Net-list
1089    ///////////////////////////////////////////////////////////////////////////////
1090
1091    // IOX network connexion
1092    iox_network->p_clk                                   (signal_clk);
1093    iox_network->p_resetn                                (signal_resetn);
1094    iox_network->p_to_ini[IOX_IOB0_INI_ID]               (signal_vci_ini_iob0);
1095    iox_network->p_to_ini[IOX_BDEV_INI_ID]               (signal_vci_ini_bdev);
1096    iox_network->p_to_ini[IOX_CDMA_INI_ID]               (signal_vci_ini_cdma);
1097    iox_network->p_to_ini[IOX_IOPI_INI_ID]               (signal_vci_ini_iopi);
1098
1099    iox_network->p_to_tgt[IOX_IOB0_TGT_ID]               (signal_vci_tgt_iob0);
1100    iox_network->p_to_tgt[IOX_MTTY_TGT_ID]               (signal_vci_tgt_mtty);
1101    iox_network->p_to_tgt[IOX_FBUF_TGT_ID]               (signal_vci_tgt_fbuf);
1102    iox_network->p_to_tgt[IOX_MNIC_TGT_ID]               (signal_vci_tgt_mnic);
1103    iox_network->p_to_tgt[IOX_BROM_TGT_ID]               (signal_vci_tgt_brom);
1104    iox_network->p_to_tgt[IOX_BDEV_TGT_ID]               (signal_vci_tgt_bdev);
1105    iox_network->p_to_tgt[IOX_CDMA_TGT_ID]               (signal_vci_tgt_cdma);
1106    iox_network->p_to_tgt[IOX_IOPI_TGT_ID]               (signal_vci_tgt_iopi);
1107
1108    if (cluster_iob0 != cluster_iob1)
1109    {
1110        iox_network->p_to_ini[IOX_IOB1_INI_ID]           (signal_vci_ini_iob1);
1111        iox_network->p_to_tgt[IOX_IOB1_TGT_ID]           (signal_vci_tgt_iob1);
1112    }
1113
1114    // BDEV connexion
1115    bdev->p_clk                                          (signal_clk);
1116    bdev->p_resetn                                       (signal_resetn);
1117    bdev->p_irq                                          (signal_irq_bdev);
1118    bdev->p_vci_target                                   (signal_vci_tgt_bdev);
1119    bdev->p_vci_initiator                                (signal_vci_ini_bdev);
1120
1121    std::cout << "  - BDEV connected" << std::endl;
1122
1123    // FBUF connexion
1124    fbuf->p_clk                                          (signal_clk);
1125    fbuf->p_resetn                                       (signal_resetn);
1126    fbuf->p_vci                                          (signal_vci_tgt_fbuf);
1127
1128    std::cout << "  - FBUF connected" << std::endl;
1129
1130    // MNIC connexion
1131    mnic->p_clk                                          (signal_clk);
1132    mnic->p_resetn                                       (signal_resetn);
1133    mnic->p_vci                                          (signal_vci_tgt_mnic);
1134    for ( size_t i=0 ; i<NB_NIC_CHANNELS ; i++ )
1135    {
1136         mnic->p_rx_irq[i]                               (signal_irq_mnic_rx[i]);
1137         mnic->p_tx_irq[i]                               (signal_irq_mnic_tx[i]);
1138    }
1139
1140    std::cout << "  - MNIC connected" << std::endl;
1141
1142    // BROM connexion
1143    brom->p_clk                                          (signal_clk);
1144    brom->p_resetn                                       (signal_resetn);
1145    brom->p_vci                                          (signal_vci_tgt_brom);
1146
1147    std::cout << "  - BROM connected" << std::endl;
1148
1149    // MTTY connexion
1150    mtty->p_clk                                          (signal_clk);
1151    mtty->p_resetn                                       (signal_resetn);
1152    mtty->p_vci                                          (signal_vci_tgt_mtty);
1153    mtty->p_irq[0]                                       (signal_irq_mtty_rx);
1154
1155    std::cout << "  - MTTY connected" << std::endl;
1156
1157    // CDMA connexion
1158    cdma->p_clk                                          (signal_clk);
1159    cdma->p_resetn                                       (signal_resetn);
1160    cdma->p_vci_target                                   (signal_vci_tgt_cdma);
1161    cdma->p_vci_initiator                                (signal_vci_ini_cdma);
1162    for ( size_t i=0 ; i<(NB_NIC_CHANNELS*2) ; i++)
1163    {
1164        cdma->p_irq[i]                                   (signal_irq_cdma[i]);
1165    }
1166
1167    std::cout << "  - CDMA connected" << std::endl;
1168
1169    // IOPI connexion
1170    iopi->p_clk                                          (signal_clk);
1171    iopi->p_resetn                                       (signal_resetn);
1172    iopi->p_vci_target                                   (signal_vci_tgt_iopi);
1173    iopi->p_vci_initiator                                (signal_vci_ini_iopi);
1174    for ( size_t i=0 ; i<32 ; i++)
1175    {
1176       if     (i < NB_NIC_CHANNELS)    iopi->p_hwi[i] (signal_irq_mnic_rx[i]);
1177       else if(i < 2 )                 iopi->p_hwi[i] (signal_irq_false);
1178       else if(i < 2+NB_NIC_CHANNELS)  iopi->p_hwi[i] (signal_irq_mnic_tx[i-2]);
1179       else if(i < 4 )                 iopi->p_hwi[i] (signal_irq_false);
1180       else if(i < 4+NB_CMA_CHANNELS)  iopi->p_hwi[i] (signal_irq_cdma[i-4]);
1181       else if(i < 8)                  iopi->p_hwi[i] (signal_irq_false);
1182       else if(i == 8)                 iopi->p_hwi[i] (signal_irq_bdev);
1183       else if(i == 9)                 iopi->p_hwi[i] (signal_irq_mtty_rx);
1184       else                            iopi->p_hwi[i] (signal_irq_false);
1185    }
1186
1187    std::cout << "  - IOPIC connected" << std::endl;
1188
1189
1190    // IOB0 cluster connexion to IOX network
1191    (*clusters[0][0]->p_vci_iob_iox_ini) (signal_vci_ini_iob0);
1192    (*clusters[0][0]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob0);
1193
1194    // IOB1 cluster connexion to IOX network
1195    // (only when there is more than 1 cluster)
1196    if ( cluster_iob0 != cluster_iob1 )
1197    {
1198        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_ini) (signal_vci_ini_iob1);
1199        (*clusters[XMAX-1][YMAX-1]->p_vci_iob_iox_tgt) (signal_vci_tgt_iob1);
1200    }
1201
1202    // All clusters Clock & RESET connexions
1203    for ( size_t x = 0; x < (XMAX); x++ )
1204    {
1205        for (size_t y = 0; y < YMAX; y++)
1206        {
1207            clusters[x][y]->p_clk     (signal_clk);
1208            clusters[x][y]->p_resetn  (signal_resetn);
1209        }
1210    }
1211
1212   // Inter Clusters horizontal connections
1213   if (XMAX > 1)
1214   {
1215      for (size_t x = 0; x < (XMAX-1); x++)
1216      {
1217         for (size_t y = 0; y < YMAX; y++)
1218         {
1219            for (size_t k = 0; k < 3; k++)
1220            {
1221               clusters[x][y]->p_dspin_int_cmd_out[EAST][k]      (signal_dspin_int_cmd_h_inc[x][y][k]);
1222               clusters[x+1][y]->p_dspin_int_cmd_in[WEST][k]     (signal_dspin_int_cmd_h_inc[x][y][k]);
1223               clusters[x][y]->p_dspin_int_cmd_in[EAST][k]       (signal_dspin_int_cmd_h_dec[x][y][k]);
1224               clusters[x+1][y]->p_dspin_int_cmd_out[WEST][k]    (signal_dspin_int_cmd_h_dec[x][y][k]);
1225            }
1226
1227            for (size_t k = 0; k < 2; k++)
1228            {
1229               clusters[x][y]->p_dspin_int_rsp_out[EAST][k]      (signal_dspin_int_rsp_h_inc[x][y][k]);
1230               clusters[x+1][y]->p_dspin_int_rsp_in[WEST][k]     (signal_dspin_int_rsp_h_inc[x][y][k]);
1231               clusters[x][y]->p_dspin_int_rsp_in[EAST][k]       (signal_dspin_int_rsp_h_dec[x][y][k]);
1232               clusters[x+1][y]->p_dspin_int_rsp_out[WEST][k]    (signal_dspin_int_rsp_h_dec[x][y][k]);
1233            }
1234
1235            clusters[x][y]->p_dspin_ram_cmd_out[EAST]      (signal_dspin_ram_cmd_h_inc[x][y]);
1236            clusters[x+1][y]->p_dspin_ram_cmd_in[WEST]     (signal_dspin_ram_cmd_h_inc[x][y]);
1237            clusters[x][y]->p_dspin_ram_cmd_in[EAST]       (signal_dspin_ram_cmd_h_dec[x][y]);
1238            clusters[x+1][y]->p_dspin_ram_cmd_out[WEST]    (signal_dspin_ram_cmd_h_dec[x][y]);
1239            clusters[x][y]->p_dspin_ram_rsp_out[EAST]      (signal_dspin_ram_rsp_h_inc[x][y]);
1240            clusters[x+1][y]->p_dspin_ram_rsp_in[WEST]     (signal_dspin_ram_rsp_h_inc[x][y]);
1241            clusters[x][y]->p_dspin_ram_rsp_in[EAST]       (signal_dspin_ram_rsp_h_dec[x][y]);
1242            clusters[x+1][y]->p_dspin_ram_rsp_out[WEST]    (signal_dspin_ram_rsp_h_dec[x][y]);
1243         }
1244      }
1245   }
1246
1247   std::cout << std::endl << "Horizontal connections established" << std::endl;
1248
1249   // Inter Clusters vertical connections
1250   if (YMAX > 1)
1251   {
1252      for (size_t y = 0; y < (YMAX-1); y++)
1253      {
1254         for (size_t x = 0; x < XMAX; x++)
1255         {
1256            for (size_t k = 0; k < 3; k++)
1257            {
1258               clusters[x][y]->p_dspin_int_cmd_out[NORTH][k]     (signal_dspin_int_cmd_v_inc[x][y][k]);
1259               clusters[x][y+1]->p_dspin_int_cmd_in[SOUTH][k]    (signal_dspin_int_cmd_v_inc[x][y][k]);
1260               clusters[x][y]->p_dspin_int_cmd_in[NORTH][k]      (signal_dspin_int_cmd_v_dec[x][y][k]);
1261               clusters[x][y+1]->p_dspin_int_cmd_out[SOUTH][k]   (signal_dspin_int_cmd_v_dec[x][y][k]);
1262            }
1263
1264            for (size_t k = 0; k < 2; k++)
1265            {
1266               clusters[x][y]->p_dspin_int_rsp_out[NORTH][k]     (signal_dspin_int_rsp_v_inc[x][y][k]);
1267               clusters[x][y+1]->p_dspin_int_rsp_in[SOUTH][k]    (signal_dspin_int_rsp_v_inc[x][y][k]);
1268               clusters[x][y]->p_dspin_int_rsp_in[NORTH][k]      (signal_dspin_int_rsp_v_dec[x][y][k]);
1269               clusters[x][y+1]->p_dspin_int_rsp_out[SOUTH][k]   (signal_dspin_int_rsp_v_dec[x][y][k]);
1270            }
1271
1272            clusters[x][y]->p_dspin_ram_cmd_out[NORTH]     (signal_dspin_ram_cmd_v_inc[x][y]);
1273            clusters[x][y+1]->p_dspin_ram_cmd_in[SOUTH]    (signal_dspin_ram_cmd_v_inc[x][y]);
1274            clusters[x][y]->p_dspin_ram_cmd_in[NORTH]      (signal_dspin_ram_cmd_v_dec[x][y]);
1275            clusters[x][y+1]->p_dspin_ram_cmd_out[SOUTH]   (signal_dspin_ram_cmd_v_dec[x][y]);
1276            clusters[x][y]->p_dspin_ram_rsp_out[NORTH]     (signal_dspin_ram_rsp_v_inc[x][y]);
1277            clusters[x][y+1]->p_dspin_ram_rsp_in[SOUTH]    (signal_dspin_ram_rsp_v_inc[x][y]);
1278            clusters[x][y]->p_dspin_ram_rsp_in[NORTH]      (signal_dspin_ram_rsp_v_dec[x][y]);
1279            clusters[x][y+1]->p_dspin_ram_rsp_out[SOUTH]   (signal_dspin_ram_rsp_v_dec[x][y]);
1280         }
1281      }
1282   }
1283
1284   std::cout << "Vertical connections established" << std::endl;
1285
1286   // East & West boundary cluster connections
1287   for (size_t y = 0; y < YMAX; y++)
1288   {
1289      for (size_t k = 0; k < 3; k++)
1290      {
1291         clusters[0][y]->p_dspin_int_cmd_in[WEST][k]          (signal_dspin_false_int_cmd_in[0][y][WEST][k]);
1292         clusters[0][y]->p_dspin_int_cmd_out[WEST][k]         (signal_dspin_false_int_cmd_out[0][y][WEST][k]);
1293         clusters[XMAX-1][y]->p_dspin_int_cmd_in[EAST][k]     (signal_dspin_false_int_cmd_in[XMAX-1][y][EAST][k]);
1294         clusters[XMAX-1][y]->p_dspin_int_cmd_out[EAST][k]    (signal_dspin_false_int_cmd_out[XMAX-1][y][EAST][k]);
1295      }
1296
1297      for (size_t k = 0; k < 2; k++)
1298      {
1299         clusters[0][y]->p_dspin_int_rsp_in[WEST][k]          (signal_dspin_false_int_rsp_in[0][y][WEST][k]);
1300         clusters[0][y]->p_dspin_int_rsp_out[WEST][k]         (signal_dspin_false_int_rsp_out[0][y][WEST][k]);
1301         clusters[XMAX-1][y]->p_dspin_int_rsp_in[EAST][k]     (signal_dspin_false_int_rsp_in[XMAX-1][y][EAST][k]);
1302         clusters[XMAX-1][y]->p_dspin_int_rsp_out[EAST][k]    (signal_dspin_false_int_rsp_out[XMAX-1][y][EAST][k]);
1303      }
1304
1305     clusters[0][y]->p_dspin_ram_cmd_in[WEST]       (signal_dspin_false_ram_cmd_in[0][y][WEST]);
1306     clusters[0][y]->p_dspin_ram_cmd_out[WEST]      (signal_dspin_false_ram_cmd_out[0][y][WEST]);
1307     clusters[0][y]->p_dspin_ram_rsp_in[WEST]       (signal_dspin_false_ram_rsp_in[0][y][WEST]);
1308     clusters[0][y]->p_dspin_ram_rsp_out[WEST]      (signal_dspin_false_ram_rsp_out[0][y][WEST]);
1309
1310     clusters[XMAX-1][y]->p_dspin_ram_cmd_in[EAST]  (signal_dspin_false_ram_cmd_in[XMAX-1][y][EAST]);
1311     clusters[XMAX-1][y]->p_dspin_ram_cmd_out[EAST] (signal_dspin_false_ram_cmd_out[XMAX-1][y][EAST]);
1312     clusters[XMAX-1][y]->p_dspin_ram_rsp_in[EAST]  (signal_dspin_false_ram_rsp_in[XMAX-1][y][EAST]);
1313     clusters[XMAX-1][y]->p_dspin_ram_rsp_out[EAST] (signal_dspin_false_ram_rsp_out[XMAX-1][y][EAST]);
1314   }
1315
1316   std::cout << "East & West boundaries established" << std::endl;
1317
1318   // North & South boundary clusters connections
1319   for (size_t x = 0; x < XMAX; x++)
1320   {
1321      for (size_t k = 0; k < 3; k++)
1322      {
1323         clusters[x][0]->p_dspin_int_cmd_in[SOUTH][k]         (signal_dspin_false_int_cmd_in[x][0][SOUTH][k]);
1324         clusters[x][0]->p_dspin_int_cmd_out[SOUTH][k]        (signal_dspin_false_int_cmd_out[x][0][SOUTH][k]);
1325         clusters[x][YMAX-1]->p_dspin_int_cmd_in[NORTH][k]    (signal_dspin_false_int_cmd_in[x][YMAX-1][NORTH][k]);
1326         clusters[x][YMAX-1]->p_dspin_int_cmd_out[NORTH][k]   (signal_dspin_false_int_cmd_out[x][YMAX-1][NORTH][k]);
1327      }
1328
1329      for (size_t k = 0; k < 2; k++)
1330      {
1331         clusters[x][0]->p_dspin_int_rsp_in[SOUTH][k]         (signal_dspin_false_int_rsp_in[x][0][SOUTH][k]);
1332         clusters[x][0]->p_dspin_int_rsp_out[SOUTH][k]        (signal_dspin_false_int_rsp_out[x][0][SOUTH][k]);
1333         clusters[x][YMAX-1]->p_dspin_int_rsp_in[NORTH][k]    (signal_dspin_false_int_rsp_in[x][YMAX-1][NORTH][k]);
1334         clusters[x][YMAX-1]->p_dspin_int_rsp_out[NORTH][k]   (signal_dspin_false_int_rsp_out[x][YMAX-1][NORTH][k]);
1335      }
1336
1337      clusters[x][0]->p_dspin_ram_cmd_in[SOUTH]       (signal_dspin_false_ram_cmd_in[x][0][SOUTH]);
1338      clusters[x][0]->p_dspin_ram_cmd_out[SOUTH]      (signal_dspin_false_ram_cmd_out[x][0][SOUTH]);
1339      clusters[x][0]->p_dspin_ram_rsp_in[SOUTH]       (signal_dspin_false_ram_rsp_in[x][0][SOUTH]);
1340      clusters[x][0]->p_dspin_ram_rsp_out[SOUTH]      (signal_dspin_false_ram_rsp_out[x][0][SOUTH]);
1341
1342      clusters[x][YMAX-1]->p_dspin_ram_cmd_in[NORTH]  (signal_dspin_false_ram_cmd_in[x][YMAX-1][NORTH]);
1343      clusters[x][YMAX-1]->p_dspin_ram_cmd_out[NORTH] (signal_dspin_false_ram_cmd_out[x][YMAX-1][NORTH]);
1344      clusters[x][YMAX-1]->p_dspin_ram_rsp_in[NORTH]  (signal_dspin_false_ram_rsp_in[x][YMAX-1][NORTH]);
1345      clusters[x][YMAX-1]->p_dspin_ram_rsp_out[NORTH] (signal_dspin_false_ram_rsp_out[x][YMAX-1][NORTH]);
1346   }
1347
1348   std::cout << "North & South boundaries established" << std::endl << std::endl;
1349
1350   ////////////////////////////////////////////////////////
1351   //   Simulation
1352   ///////////////////////////////////////////////////////
1353
1354   sc_start(sc_core::sc_time(0, SC_NS));
1355
1356   signal_resetn = false;
1357   signal_irq_false = false;
1358
1359   // network boundaries signals
1360   for (size_t x = 0; x < XMAX ; x++)
1361   {
1362      for (size_t y = 0; y < YMAX ; y++)
1363      {
1364         for (size_t a = 0; a < 4; a++)
1365         {
1366            for (size_t k = 0; k < 3; k++)
1367            {
1368               signal_dspin_false_int_cmd_in[x][y][a][k].write = false;
1369               signal_dspin_false_int_cmd_in[x][y][a][k].read = true;
1370               signal_dspin_false_int_cmd_out[x][y][a][k].write = false;
1371               signal_dspin_false_int_cmd_out[x][y][a][k].read = true;
1372            }
1373
1374            for (size_t k = 0; k < 2; k++)
1375            {
1376               signal_dspin_false_int_rsp_in[x][y][a][k].write = false;
1377               signal_dspin_false_int_rsp_in[x][y][a][k].read = true;
1378               signal_dspin_false_int_rsp_out[x][y][a][k].write = false;
1379               signal_dspin_false_int_rsp_out[x][y][a][k].read = true;
1380            }
1381
1382            signal_dspin_false_ram_cmd_in[x][y][a].write = false;
1383            signal_dspin_false_ram_cmd_in[x][y][a].read = true;
1384            signal_dspin_false_ram_cmd_out[x][y][a].write = false;
1385            signal_dspin_false_ram_cmd_out[x][y][a].read = true;
1386
1387            signal_dspin_false_ram_rsp_in[x][y][a].write = false;
1388            signal_dspin_false_ram_rsp_in[x][y][a].read = true;
1389            signal_dspin_false_ram_rsp_out[x][y][a].write = false;
1390            signal_dspin_false_ram_rsp_out[x][y][a].read = true;
1391         }
1392      }
1393   }
1394
1395    sc_start(sc_core::sc_time(1, SC_NS));
1396    signal_resetn = true;
1397
1398
1399    // simulation loop
1400    struct timeval t1,t2;
1401    gettimeofday(&t1, NULL);
1402
1403
1404    for ( size_t n = 0; n < ncycles ; n += simul_period )
1405    {
1406        // stats display
1407        if( (n % 1000000) == 0)
1408        {
1409            gettimeofday(&t2, NULL);
1410
1411            uint64_t ms1 = (uint64_t) t1.tv_sec  * 1000ULL +
1412                           (uint64_t) t1.tv_usec / 1000;
1413            uint64_t ms2 = (uint64_t) t2.tv_sec  * 1000ULL +
1414                           (uint64_t) t2.tv_usec / 1000;
1415            std::cerr << "### cycle = " << n
1416                      << " / frequency = "
1417                      << (double) 1000000 / (double) (ms2 - ms1) << "Khz"
1418                      << std::endl;
1419
1420            gettimeofday(&t1, NULL);
1421        }
1422
1423        // Monitor a specific address for one L1 cache
1424        // clusters[1][1]->proc[0]->cache_monitor(0x50090ULL);
1425
1426        // Monitor a specific address for one L2 cache
1427        // clusters[0][0]->memc->cache_monitor( 0x1c4924LL, true );   // single word
1428
1429        // Monitor a specific address for one XRAM
1430        // clusters[0][0]->xram->start_monitor( 0xE1900ULL , 64);
1431
1432        if ( debug_ok and (n > debug_from) )
1433        {
1434            std::cout << "****************** cycle " << std::dec << n ;
1435            std::cout << " ************************************************" << std::endl;
1436
1437            // trace proc[debug_proc_id]
1438            if ( debug_proc_id != 0xFFFFFFFF )
1439            {
1440                size_t l          = debug_proc_id % NB_PROCS_MAX ;
1441                size_t cluster_xy = debug_proc_id / NB_PROCS_MAX ;
1442                size_t x          = cluster_xy >> 4;
1443                size_t y          = cluster_xy & 0xF;
1444
1445                clusters[x][y]->proc[l]->print_trace(0x1);
1446                std::ostringstream proc_signame;
1447                proc_signame << "[SIG]PROC_" << x << "_" << y << "_" << l ;
1448                clusters[x][y]->signal_int_vci_ini_proc[l].print_trace(proc_signame.str());
1449
1450                clusters[x][y]->xicu->print_trace(l);
1451                std::ostringstream xicu_signame;
1452                xicu_signame << "[SIG]XICU_" << x << "_" << y;
1453                clusters[x][y]->signal_int_vci_tgt_xicu.print_trace(xicu_signame.str());
1454
1455                clusters[x][y]->mdma->print_trace();
1456                std::ostringstream mdma_signame;
1457                mdma_signame << "[SIG]MDMA_" << x << "_" << y;
1458                clusters[x][y]->signal_int_vci_tgt_mdma.print_trace(mdma_signame.str());
1459
1460                // local interrupts in cluster(x,y)
1461                if( clusters[x][y]->signal_irq_memc.read() )
1462                std::cout << "### IRQ_MMC_" << std::dec << x << "_" << y
1463                          << " ACTIVE" << std::endl;
1464
1465                for ( size_t c = 0 ; c < NB_DMA_CHANNELS ; c++ )
1466                {
1467                    if( clusters[x][y]->signal_irq_mdma[c].read() )
1468                    std::cout << "### IRQ_DMA_" << std::dec << x << "_" << y << "_" << c
1469                              << " ACTIVE" << std::endl;
1470                }
1471 
1472                for ( size_t c = 0 ; c < NB_PROCS_MAX ; c++ )
1473                {
1474                    if( clusters[x][y]->signal_proc_it[c].read() )
1475                    std::cout << "### IRQ_PROC_" << std::dec << x << "_" << y << "_" << c
1476                              << " ACTIVE" << std::endl;
1477                }
1478            }
1479
1480            // trace memc[debug_memc_id]
1481            if ( debug_memc_id != 0xFFFFFFFF )
1482            {
1483                size_t x = debug_memc_id >> 4;
1484                size_t y = debug_memc_id & 0xF;
1485
1486                clusters[x][y]->memc->print_trace(0);
1487                std::ostringstream smemc_tgt;
1488                smemc_tgt << "[SIG]MEMC_TGT_" << x << "_" << y;
1489                clusters[x][y]->signal_int_vci_tgt_memc.print_trace(smemc_tgt.str());
1490                std::ostringstream smemc_ini;
1491                smemc_ini << "[SIG]MEMC_INI_" << x << "_" << y;
1492                clusters[x][y]->signal_ram_vci_ini_memc.print_trace(smemc_ini.str());
1493
1494                clusters[x][y]->xram->print_trace();
1495                std::ostringstream sxram_tgt;
1496                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1497                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1498            }
1499
1500
1501            // trace XRAM and XRAM network routers in cluster[debug_xram_id]
1502            if ( debug_xram_id != 0xFFFFFFFF )
1503            {
1504                size_t x = debug_xram_id >> 4;
1505                size_t y = debug_xram_id & 0xF;
1506
1507                clusters[x][y]->xram->print_trace();
1508                std::ostringstream sxram_tgt;
1509                sxram_tgt << "[SIG]XRAM_TGT_" << x << "_" << y;
1510                clusters[x][y]->signal_ram_vci_tgt_xram.print_trace(sxram_tgt.str());
1511
1512                clusters[x][y]->ram_router_cmd->print_trace();
1513                clusters[x][y]->ram_router_rsp->print_trace();
1514            }
1515
1516            // trace iob, iox and external peripherals
1517            if ( debug_iob )
1518            {
1519                clusters[0][0]->iob->print_trace();
1520                clusters[XMAX-1][YMAX-1]->iob->print_trace();
1521//              clusters[0][0]->signal_int_vci_tgt_iobx.print_trace( "[SIG]IOB0_INT_TGT");
1522//              clusters[0][0]->signal_int_vci_ini_iobx.print_trace( "[SIG]IOB0_INT_INI");
1523//              clusters[0][0]->signal_ram_vci_ini_iobx.print_trace( "[SIG]IOB0_RAM_INI");
1524
1525//              signal_vci_ini_iob0.print_trace("[SIG]IOB0_IOX_INI");
1526//              signal_vci_tgt_iob0.print_trace("[SIG]IOB0_IOX_TGT");
1527
1528//              cdma->print_trace();
1529//              signal_vci_tgt_cdma.print_trace("[SIG]IOX_CDMA_TGT");
1530//              signal_vci_ini_cdma.print_trace("[SIG]IOX_CDMA_INI");
1531
1532//              brom->print_trace();
1533//              signal_vci_tgt_brom.print_trace("[SIG]IOX_BROM_TGT");
1534
1535//              mtty->print_trace();
1536//              signal_vci_tgt_mtty.print_trace("[SIG]IOX_MTTY_TGT");
1537
1538                bdev->print_trace();
1539                signal_vci_tgt_bdev.print_trace("[SIG]BDEV_TGT");
1540                signal_vci_ini_bdev.print_trace("[SIG]BDEV_INI");
1541
1542//              mnic->print_trace();
1543//              signal_vci_tgt_mnic.print_trace("[SIG]MNIC_TGT");
1544
1545//              fbuf->print_trace();
1546//              signal_vci_tgt_fbuf.print_trace("[SIG]FBUF");
1547
1548                iopi->print_trace();
1549                signal_vci_ini_iopi.print_trace("[SIG]IOPI_INI");
1550                signal_vci_tgt_iopi.print_trace("[SIG]IOPI_TGT");
1551                iox_network->print_trace();
1552
1553                // interrupts
1554                if (signal_irq_bdev)       std::cout << "### IRQ_BDEV ACTIVE"       << std::endl;
1555                if (signal_irq_mtty_rx)    std::cout << "### IRQ_MTTY ACTIVE"       << std::endl;
1556                if (signal_irq_mnic_rx[0]) std::cout << "### IRQ_MNIC_RX[0] ACTIVE" << std::endl;
1557                if (signal_irq_mnic_rx[1]) std::cout << "### IRQ_MNIC_RX[1] ACTIVE" << std::endl;
1558                if (signal_irq_mnic_tx[0]) std::cout << "### IRQ_MNIC_TX[0] ACTIVE" << std::endl;
1559                if (signal_irq_mnic_tx[1]) std::cout << "### IRQ_MNIC_TX[1] ACTIVE" << std::endl;
1560            }
1561        }
1562
1563        sc_start(sc_core::sc_time(simul_period, SC_NS));
1564    }
1565    return EXIT_SUCCESS;
1566}
1567
1568int sc_main (int argc, char *argv[])
1569{
1570   try {
1571      return _main(argc, argv);
1572   } catch (std::exception &e) {
1573      std::cout << e.what() << std::endl;
1574   } catch (...) {
1575      std::cout << "Unknown exception occured" << std::endl;
1576      throw;
1577   }
1578   return 1;
1579}
1580
1581
1582// Local Variables:
1583// tab-width: 3
1584// c-basic-offset: 3
1585// c-file-offsets:((innamespace . 0)(inline-open . 0))
1586// indent-tabs-mode: nil
1587// End:
1588
1589// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
1590
1591
1592
Note: See TracBrowser for help on using the repository browser.