source: trunk/platforms/tsar_generic_iob/tsar_iob_cluster/caba/source/include/tsar_iob_cluster.h @ 1030

Last change on this file since 1030 was 1030, checked in by alain, 8 years ago

Fix a bug in debug_procid_id definition.
-This line, and those below, will be ignored--

M tsar_generic_iob/tsar_iob_cluster/caba/source/include/tsar_iob_cluster.h
M tsar_generic_iob/tsar_iob_cluster/caba/source/src/tsar_iob_cluster.cpp
M tsar_generic_iob/top.cpp

File size: 12.6 KB
Line 
1//////////////////////////////////////////////////////////////////////////////
2// File: tsar_iob_cluster.h
3// Author: Alain Greiner
4// Copyright: UPMC/LIP6
5// Date : april 2013
6// This program is released under the GNU public license
7//////////////////////////////////////////////////////////////////////////////
8
9#ifndef SOCLIB_CABA_TSAR_IOB_CLUSTER_H
10#define SOCLIB_CABA_TSAR_IOB_CLUSTER_H
11
12#include <systemc>
13#include <sys/time.h>
14#include <iostream>
15#include <sstream>
16#include <cstdlib>
17#include <cstdarg>
18
19#include "gdbserver.h"
20#include "mapping_table.h"
21#include "mips32.h"
22#include "vci_simple_ram.h"
23#include "vci_xicu.h"
24#include "vci_local_crossbar.h"
25#include "dspin_local_crossbar.h"
26#include "vci_dspin_initiator_wrapper.h"
27#include "vci_dspin_target_wrapper.h"
28#include "dspin_router.h"
29#include "vci_mwmr_dma.h"
30#include "vci_mem_cache.h"
31#include "vci_cc_vcache_wrapper.h"
32#include "vci_io_bridge.h"
33#include "coproc_signals.h"
34#include "coproc_gcd.h"
35#include "coproc_dct.h"
36#include "coproc_cpy.h"
37
38namespace soclib { namespace caba   {
39
40///////////////////////////////////////////////////////////////////////////
41template<typename vci_param_int, 
42         typename vci_param_ext,
43         size_t   dspin_int_cmd_width, 
44         size_t   dspin_int_rsp_width,
45         size_t   dspin_ram_cmd_width,
46         size_t   dspin_ram_rsp_width>
47class TsarIobCluster
48///////////////////////////////////////////////////////////////////////////
49    : public soclib::caba::BaseModule
50{
51
52  public:
53
54    // Ports
55    sc_in<bool>                                        p_clk;
56    sc_in<bool>                                        p_resetn;
57
58    // Thes two ports are used to connect IOB to IOX nework in top cell
59    soclib::caba::VciInitiator<vci_param_ext>*         p_vci_iob_iox_ini;
60    soclib::caba::VciTarget<vci_param_ext>*            p_vci_iob_iox_tgt; 
61
62    // These arrays of ports are used to connect the INT & RAM networks in top cell
63    soclib::caba::DspinOutput<dspin_int_cmd_width>*    p_dspin_int_cmd_out;
64    soclib::caba::DspinInput<dspin_int_cmd_width>*     p_dspin_int_cmd_in;
65    soclib::caba::DspinOutput<dspin_int_rsp_width>*    p_dspin_int_rsp_out;
66    soclib::caba::DspinInput<dspin_int_rsp_width>*     p_dspin_int_rsp_in;
67    soclib::caba::DspinOutput<dspin_int_cmd_width>*    p_dspin_int_m2p_out;
68    soclib::caba::DspinInput<dspin_int_cmd_width>*     p_dspin_int_m2p_in;
69    soclib::caba::DspinOutput<dspin_int_rsp_width>*    p_dspin_int_p2m_out;
70    soclib::caba::DspinInput<dspin_int_rsp_width>*     p_dspin_int_p2m_in;
71    soclib::caba::DspinOutput<dspin_int_cmd_width>*    p_dspin_int_cla_out;
72    soclib::caba::DspinInput<dspin_int_cmd_width>*     p_dspin_int_cla_in;
73
74    soclib::caba::DspinOutput<dspin_ram_cmd_width>*    p_dspin_ram_cmd_out;
75    soclib::caba::DspinInput<dspin_ram_cmd_width>*     p_dspin_ram_cmd_in;
76    soclib::caba::DspinOutput<dspin_ram_rsp_width>*    p_dspin_ram_rsp_out;
77    soclib::caba::DspinInput<dspin_ram_rsp_width>*     p_dspin_ram_rsp_in;
78
79    // interrupt signals
80    sc_signal<bool>                       signal_false;
81    sc_signal<bool>                       signal_proc_it[32];
82    sc_signal<bool>                       signal_irq_mwmr;
83    sc_signal<bool>                       signal_irq_memc;
84   
85    // Coprocessor signals
86    CoprocSignals<uint32_t,uint8_t>       signal_to_coproc[8];
87    CoprocSignals<uint32_t,uint8_t>       signal_from_coproc[8];
88    sc_signal<uint32_t>                   signal_config_coproc[8];
89    sc_signal<uint32_t>                   signal_status_coproc[8];
90
91    // INT network DSPIN signals between DSPIN routers and DSPIN local_crossbars
92    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_l2g_d; 
93    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cmd_g2l_d; 
94
95    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_l2g_d; 
96    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_rsp_g2l_d; 
97
98    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_l2g_c;
99    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_g2l_c; 
100
101    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_l2g_c;
102    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_g2l_c;
103
104    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cla_l2g_c;
105    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cla_g2l_c;
106
107    // INT network VCI signals between VCI components and VCI local crossbar
108    VciSignals<vci_param_int>             signal_int_vci_ini_proc[8]; 
109    VciSignals<vci_param_int>             signal_int_vci_ini_mwmr; 
110    VciSignals<vci_param_int>             signal_int_vci_ini_iobx; 
111
112    VciSignals<vci_param_int>             signal_int_vci_tgt_memc;
113    VciSignals<vci_param_int>             signal_int_vci_tgt_xicu;
114    VciSignals<vci_param_int>             signal_int_vci_tgt_mwmr;
115    VciSignals<vci_param_int>             signal_int_vci_tgt_iobx;
116
117    VciSignals<vci_param_int>             signal_int_vci_l2g;
118    VciSignals<vci_param_int>             signal_int_vci_g2l;
119
120    // Coherence DSPIN signals between DSPIN local crossbars and CC components
121    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_memc;
122    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cla_memc;
123    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_memc;
124    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_m2p_proc[8];
125    DspinSignals<dspin_int_cmd_width>     signal_int_dspin_cla_proc[8];
126    DspinSignals<dspin_int_rsp_width>     signal_int_dspin_p2m_proc[8];
127
128    // RAM network VCI signals between VCI components and VCI/DSPIN wrappers
129    VciSignals<vci_param_ext>             signal_ram_vci_ini_memc;
130    VciSignals<vci_param_ext>             signal_ram_vci_ini_iobx;
131    VciSignals<vci_param_ext>             signal_ram_vci_tgt_xram;
132
133    // RAM network DSPIN signals between VCI/DSPIN wrappers, RAM dspin crossbar
134    // and routers
135    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xram_t;
136    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xram_t;
137    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_memc_i;
138    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_memc_i;
139    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_iob_i;
140    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_iob_i;
141    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_xbar;
142    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_xbar;
143    DspinSignals<dspin_ram_cmd_width>     signal_ram_dspin_cmd_false;
144    DspinSignals<dspin_ram_rsp_width>     signal_ram_dspin_rsp_false;
145 
146    //////////////////////////////////////
147    // Hardwate Components (pointers)
148    //////////////////////////////////////
149    VciCcVCacheWrapper<vci_param_int, 
150                       dspin_int_cmd_width,
151                       dspin_int_rsp_width,
152                       GdbServer<Mips32ElIss> >*      proc[8];
153
154    VciMemCache<vci_param_int,
155                vci_param_ext, 
156                dspin_int_rsp_width, 
157                dspin_int_cmd_width>*                 memc;
158
159    VciDspinInitiatorWrapper<vci_param_ext,
160                             dspin_ram_cmd_width,
161                             dspin_ram_rsp_width>*    memc_ram_wi;
162
163    VciXicu<vci_param_int>*                           xicu;
164
165    VciMwmrDma<vci_param_int>*                        mwmr;
166
167    CoprocGcd*                                        gcd;
168    CoprocDct*                                        dct;
169    CoprocCpy*                                        cpy;
170
171    VciLocalCrossbar<vci_param_int>*                  int_xbar_d;
172   
173    VciDspinInitiatorWrapper<vci_param_int,
174                             dspin_int_cmd_width,
175                             dspin_int_rsp_width>*    int_wi_gate_d;
176
177    VciDspinTargetWrapper<vci_param_int,
178                          dspin_int_cmd_width,
179                          dspin_int_rsp_width>*       int_wt_gate_d;
180
181    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_m2p_c;
182    DspinLocalCrossbar<dspin_int_rsp_width>*          int_xbar_p2m_c;
183    DspinLocalCrossbar<dspin_int_cmd_width>*          int_xbar_clack_c;
184
185    DspinRouter<dspin_int_cmd_width>*                 int_router_cmd;
186    DspinRouter<dspin_int_rsp_width>*                 int_router_rsp;
187    DspinRouter<dspin_int_cmd_width>*                 int_router_m2p;
188    DspinRouter<dspin_int_rsp_width>*                 int_router_p2m;
189    DspinRouter<dspin_int_cmd_width>*                 int_router_cla;
190
191    VciSimpleRam<vci_param_ext>*                      xram;
192
193    VciDspinTargetWrapper<vci_param_ext,
194                          dspin_ram_cmd_width,
195                          dspin_ram_rsp_width>*       xram_ram_wt;
196   
197    DspinRouter<dspin_ram_cmd_width>*                 ram_router_cmd;
198    DspinRouter<dspin_ram_rsp_width>*                 ram_router_rsp;
199
200    DspinLocalCrossbar<dspin_ram_cmd_width>*          ram_xbar_cmd;
201    DspinLocalCrossbar<dspin_ram_rsp_width>*          ram_xbar_rsp;
202   
203
204    // IO Network Components (not instanciated in all clusters)
205
206    VciIoBridge<vci_param_int,
207                vci_param_ext>*                       iob;
208
209    VciDspinInitiatorWrapper<vci_param_ext,
210                             dspin_ram_cmd_width,
211                             dspin_ram_rsp_width>*    iob_ram_wi;
212
213    // cluster constructor
214    TsarIobCluster( sc_module_name                     insname,
215                    size_t                             nb_procs,   
216                    size_t                             x,             // x coordinate
217                    size_t                             y,             // y coordinate
218                    size_t                             xmax,
219                    size_t                             ymax,
220
221                    const soclib::common::MappingTable &mt_int,
222                    const soclib::common::MappingTable &mt_ext,
223                    const soclib::common::MappingTable &mt_iox,
224
225                    size_t                             x_width,   // x field  bits
226                    size_t                             y_width,   // y field  bits
227                    size_t                             l_width,   // l field  bits
228                    size_t                             p_width,   // p field  bits
229
230                    size_t                             int_memc_tgt_id,
231                    size_t                             int_xicu_tgt_id,
232                    size_t                             int_mwmr_tgt_id,
233                    size_t                             int_iobx_tgt_id,
234                    size_t                             int_proc_ini_id,
235                    size_t                             int_mwmr_ini_id,
236                    size_t                             int_iobx_ini_id,
237
238                    size_t                             ram_xram_tgt_id,
239                    size_t                             ram_memc_ini_id,
240                    size_t                             ram_iobx_ini_id,
241
242                    bool                               is_io,
243                    size_t                             iox_iobx_tgt_id,
244                    size_t                             iox_iobx_ini_id,
245
246                    size_t                             memc_ways,
247                    size_t                             memc_sets,
248                    size_t                             l1_i_ways,
249                    size_t                             l1_i_sets, 
250                    size_t                             l1_d_ways,
251                    size_t                             l1_d_sets,   
252                    size_t                             xram_latency, 
253                    size_t                             xcu_nb_hwi,
254                    size_t                             xcu_nb_pti,
255                    size_t                             xcu_nb_wti,
256                    size_t                             xcu_nb_irq,
257
258                    size_t                             coproc_type,
259
260                    const Loader                       &loader,  // loader for XRAM
261
262                    uint32_t                           frozen_cycles, 
263                    bool                               debug_ok,
264                    uint32_t                           debug_start_cycle,
265                    uint32_t                           debug_proc_id, 
266                    uint32_t                           debug_memc_id, 
267                    bool                               debug_iob ); 
268
269  protected:
270
271    SC_HAS_PROCESS(TsarIobCluster);
272
273    void init();
274 
275};
276
277}}
278
279#endif
280
281// Local Variables:
282// tab-width: 3
283// c-basic-offset: 3
284// c-file-offsets:((innamespace . 0)(inline-open . 0))
285// indent-tabs-mode: nil
286// End:
287
288// vim: filetype=cpp:expandtab:shiftwidth=3:tabstop=3:softtabstop=3
289//
Note: See TracBrowser for help on using the repository browser.