Changeset 177 for trunk/modules


Ignore:
Timestamp:
Jun 17, 2011, 11:41:19 AM (13 years ago)
Author:
alain
Message:

ng two warnings regarding the order of member variables initialisation.

File:
1 edited

Legend:

Unmodified
Added
Removed
  • trunk/modules/vci_mem_cache_v4/caba/source/include/vci_mem_cache_v4.h

    r141 r177  
    339339
    340340      // Component attributes
    341       const size_t                      m_initiators;           // Number of initiators
    342       const size_t                      m_heap_size;            // Size of the heap
    343       const size_t                      m_ways;                 // Number of ways in a set
    344       const size_t                      m_sets;                 // Number of cache sets
    345       const size_t                      m_words;                // Number of words in a line
    346       const size_t                      m_srcid_ixr;            // Srcid for requests to XRAM
    347       const size_t                      m_srcid_ini;            // Srcid for requests to processors
    348       std::list<soclib::common::Segment>  m_seglist;            // memory cached into the cache
    349       std::list<soclib::common::Segment>  m_cseglist;           // coherence segment for the cache
    350       vci_addr_t                             *m_coherence_table;        // address(srcid)
    351       TransactionTab                        m_transaction_tab;  // xram transaction table
    352       uint32_t                    m_transaction_tab_lines;
    353       UpdateTab                         m_update_tab;           // pending update & invalidate
    354       uint32_t                    m_update_tab_lines;
     341      const size_t                              m_initiators;           // Number of initiators
     342      const size_t                              m_heap_size;            // Size of the heap
     343      const size_t                              m_ways;                 // Number of ways in a set
     344      const size_t                              m_sets;                 // Number of cache sets
     345      const size_t                              m_words;                // Number of words in a line
     346      const size_t                              m_srcid_ixr;            // Srcid for requests to XRAM
     347      const size_t                              m_srcid_ini;            // Srcid for requests to processors
     348      std::list<soclib::common::Segment>        m_seglist;              // memory cached into the cache
     349      std::list<soclib::common::Segment>        m_cseglist;             // coherence segment for the cache
     350      vci_addr_t                                *m_coherence_table;     // address(srcid)
     351      uint32_t                                  m_transaction_tab_lines;
     352      TransactionTab                            m_transaction_tab;      // xram transaction table
     353      uint32_t                                  m_update_tab_lines;
     354      UpdateTab                                 m_update_tab;           // pending update & invalidate
    355355      CacheDirectory                            m_cache_directory;      // data cache directory
    356       HeapDirectory                     m_heap_directory;       // heap directory
    357 
    358       data_t                           ***m_cache_data;         // data array[set][way][word]
     356      HeapDirectory                             m_heap_directory;       // heap directory
     357
     358      data_t                                    ***m_cache_data;        // data array[set][way][word]
    359359
    360360      // adress masks
Note: See TracChangeset for help on using the changeset viewer.