Changeset 773


Ignore:
Timestamp:
Aug 26, 2014, 6:05:42 PM (8 years ago)
Author:
meunier
Message:

RWT Branch:

  • Corrected valgrind errors in the Memcache
File:
1 edited

Legend:

Unmodified
Added
Removed
  • branches/RWT/modules/vci_cc_vcache_wrapper/caba/source/src/vci_cc_vcache_wrapper.cpp

    r771 r773  
    11731173            // We register processor request
    11741174            r_icache_vaddr_save = m_ireq.addr;
     1175            paddr = (paddr_t) m_ireq.addr;
    11751176
    11761177            // sytematic itlb access (if activated)
     
    11881189                                            &tlb_set ); // unused
    11891190            }
    1190             else
    1191             {
    1192                 paddr = (paddr_t)m_ireq.addr;
    1193             }
     1191            // Not yet supported
     1192            //else if (vci_param::N > 32)
     1193            //{
     1194            //    paddr = paddr | ((paddr_t) r_icache_paddr_ext.read() << 32);
     1195            //}
     1196
    11941197
    11951198            // systematic icache access (if activated)
     
    22922295        bool        wbuf_request       = false;     // request WBUF write in P1 stage
    22932296
    2294 
    22952297        // physical address computation : systematic DTLB access (if activated)
     2298        paddr = (paddr_t) m_dreq.addr;
    22962299        if ( m_dreq.valid )
    22972300        {
    2298 
    22992301            if ( r_mmu_mode.read() & DATA_TLB_MASK )  // DTLB activated
    23002302            {
     
    23112313            else                                    // identity mapping
    23122314            {
    2313                 paddr = (paddr_t)m_dreq.addr;
    23142315                // we take into account the paddr extension
    23152316                if (vci_param::N > 32)
Note: See TracChangeset for help on using the changeset viewer.