{{{
#!html
<h1> TP8 VLSI : Découpage du coeur de l'AMD2901</h1>
}}}
[[PageOutline]]
== Objectifs ==
 * Dans un premier temps, réaliser le découpage du coeur de l'AMD2901 en 5 blocs, comme cela a été vu en cours

On écrira la description compotementale de chacun des blocs :  '''muxe.vbe''', '''muxs.vbe''', '''alu.vbe''', '''accu.vbe''', '''ram.vbe'''
 * Dans un deuxième temps , réaliser la description strcturelle d'un bloc en cellules standard de '' SXLIB''
== Exercices ==
=== Exercice 1- Ecriture du modèle structurel du coeur de l'AMD2901 ===
==== Question 1 ====
En partant du fichier amd_coeur.vbe écrivez le fichier muxe.vbe
==== Question 2 ====
En partant du fichier amd_coeur.vbe écrivez le fichier muxS.vbe
==== Question 3 ====
En partant du fichier amd_coeur.vbe écrivez le fichier alu.vbe
==== Question 4 ====
En partant du fichier amd_coeur.vbe écrivez le fichier accu.vbe
==== Question 5 ====
En partant du fichier amd_coeur.vbe écrivez le fichier ram.vbation 
==== Question 6 ====
En vous inspirant du fichier amd_chip.py (voir TP7) qui correspond au découpage coeur-plots de l'AMD2901, écrivez le fichier amd_coeur.py correspondant à l'instanciation des 5 blocs muxe,muxs,alu,accu et ram puis éexécutez le par la commande :
{{{
>./amd_coeur.py
}}}
==== Question 7 ====
Pour pouvoir faire une simulation de amd_coeur.vst, que doit contenir le fichier CATAL ? pourquoi ?

On effectuera une première simulation de amd_coeur.vst avec un fichier de pattren élémentaire, comme suit :
{{{
in vdd;
begin
<0 ns> : 1;
end;
}}}
==== Question 8 ====
Simulez la netlist obtenue dans son environnement (amd_2901_ctl) avec l'ensemble des fichiers de test que vous avez utilisé pour valider votre fichier amd_2901_dpt.vbe.

=== Exercice 2-Ecriture du modèle structurel du multiplexeur d'entrée ===
Pour cet exercice nous allons prendre pour exemple la génération de l'entrée '''r''' de l''''alu'''
[[Image(fig1.jpg,nolink)]]