source: trunk/IPs/systemC/processor/Morpheo/Behavioural/Core/Multi_Front_end/Front_end/Context_State/src/Context_State_genMoore.cpp @ 119

Last change on this file since 119 was 119, checked in by rosiere, 15 years ago

1) Prediction unit : static prediction not blocking
  • Property svn:keywords set to Id
File size: 6.0 KB
Line 
1#ifdef SYSTEMC
2/*
3 * $Id: Context_State_genMoore.cpp 119 2009-05-25 17:40:26Z rosiere $
4 *
5 * [ Description ]
6 *
7 */
8
9#include "Behavioural/Core/Multi_Front_end/Front_end/Context_State/include/Context_State.h"
10
11namespace morpheo                    {
12namespace behavioural {
13namespace core {
14namespace multi_front_end {
15namespace front_end {
16namespace context_state {
17
18
19#undef  FUNCTION
20#define FUNCTION "Context_State::genMoore"
21  void Context_State::genMoore (void)
22  {
23    log_begin(Context_State,FUNCTION);
24    log_function(Context_State,FUNCTION,_name.c_str());
25
26    // -------------------------------------------------------------------
27    // -----[ EVENT ]-----------------------------------------------------
28    // -------------------------------------------------------------------
29    for (uint32_t i=0; i<_param->_nb_context; i++)
30      {
31        context_state_t state = reg_STATE [i];
32
33        Tcontrol_t val              = ((state == CONTEXT_STATE_KO_EXCEP_ADDR      ) or
34                                       (state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR) or
35                                       (state == CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR) or
36                                       (state == CONTEXT_STATE_KO_MISS_LOAD_ADDR  ) or
37                                       (state == CONTEXT_STATE_KO_PSYNC_ADDR      ) or
38                                       (state == CONTEXT_STATE_KO_CSYNC_ADDR));
39       
40        // SR can't change in this cycle
41        // Exception Prefix High
42        Taddress_t    address          = reg_EVENT_ADDRESS [i] | (((state == CONTEXT_STATE_KO_EXCEP_ADDR) and PORT_READ(in_SPR_SR_EPH [i]))?(0xF000000>>2):0);
43        Taddress_t    address_next     = reg_EVENT_ADDRESS_EPCR [i];
44        Tcontrol_t    address_next_val = (state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR) and (reg_EVENT_ADDRESS_EPCR_VAL [i]);
45        Tcontrol_t    is_ds_take       = (state == CONTEXT_STATE_KO_MISS_BRANCH_ADDR) and (reg_EVENT_IS_DS_TAKE       [i]);
46        // excep : address exception
47        // miss  : address delay_slot, and address dest
48        // psync : address next
49        // csync : address next
50        Tevent_type_t type                         ;//[nb_context]
51        Tdepth_t      depth            = reg_EVENT_DEPTH [i];
52        Tcontrol_t    flush_only       = reg_EVENT_FLUSH_ONLY [i];
53
54        switch (state)
55          {
56          case CONTEXT_STATE_KO_EXCEP_ADDR      : (type = EVENT_TYPE_EXCEPTION              ); break;
57          case CONTEXT_STATE_KO_MISS_LOAD_AND_BRANCH_ADDR: 
58          case CONTEXT_STATE_KO_MISS_BRANCH_ADDR: (type = EVENT_TYPE_BRANCH_MISS_SPECULATION); break;
59          case CONTEXT_STATE_KO_MISS_LOAD_ADDR  : (type = EVENT_TYPE_LOAD_MISS_SPECULATION  ); break;
60          case CONTEXT_STATE_KO_PSYNC_ADDR      : (type = EVENT_TYPE_PSYNC                  ); break; 
61          case CONTEXT_STATE_KO_CSYNC_ADDR      : (type = EVENT_TYPE_CSYNC                  ); break;
62          default                               : (type = EVENT_TYPE_NONE                   ); break;
63          }
64//      (type = EVENT_TYPE_SPR_ACCESS        );
65//      (type = EVENT_TYPE_MSYNC             );
66//      (type = EVENT_TYPE_BRANCH_NO_ACCURATE);
67
68        internal_EVENT_VAL [i] = val;
69        PORT_WRITE(out_EVENT_VAL              [i], val);
70        PORT_WRITE(out_EVENT_ADDRESS          [i], address);
71        PORT_WRITE(out_EVENT_ADDRESS_NEXT     [i], address_next); 
72        PORT_WRITE(out_EVENT_ADDRESS_NEXT_VAL [i], address_next_val);
73        PORT_WRITE(out_EVENT_IS_DS_TAKE       [i], is_ds_take);
74        PORT_WRITE(out_EVENT_TYPE             [i], type);
75        if (_param->_have_port_depth)
76        PORT_WRITE(out_EVENT_DEPTH            [i], depth);
77        PORT_WRITE(out_EVENT_FLUSH_ONLY       [i], flush_only);
78
79        log_printf(TRACE,Context_State,FUNCTION,"  * EVENT Context      : %d", i);
80        log_printf(TRACE,Context_State,FUNCTION,"    * VAL              : %d", val);
81        log_printf(TRACE,Context_State,FUNCTION,"    * ADDRESS          : %.8x (%.8x)", address     , address     <<2);
82        log_printf(TRACE,Context_State,FUNCTION,"    * ADDRESS_NEXT     : %.8x (%.8x)", address_next, address_next<<2); 
83        log_printf(TRACE,Context_State,FUNCTION,"    * ADDRESS_NEXT_VAL : %d", address_next_val);
84        log_printf(TRACE,Context_State,FUNCTION,"    * IS_DS_TAKE       : %d", is_ds_take);
85        log_printf(TRACE,Context_State,FUNCTION,"    * TYPE             : %d", type);
86        log_printf(TRACE,Context_State,FUNCTION,"    * DEPTH            : %d", depth);
87        log_printf(TRACE,Context_State,FUNCTION,"    * FLUSH_ONLY       : %d", flush_only);
88      }
89
90    // -------------------------------------------------------------------
91    // -----[ SPR_EVENT ]-------------------------------------------------
92    // -------------------------------------------------------------------
93    for (uint32_t i=0; i<_param->_nb_context; i++)
94      {
95        context_state_t state = reg_STATE [i];
96
97        internal_SPR_EVENT_VAL [i] = (state == CONTEXT_STATE_KO_EXCEP_SPR  );
98
99        PORT_WRITE(out_SPR_EVENT_VAL       [i], internal_SPR_EVENT_VAL     [i]);
100        PORT_WRITE(out_SPR_EVENT_EPCR      [i], reg_EVENT_ADDRESS_EPCR     [i]);
101        PORT_WRITE(out_SPR_EVENT_EEAR      [i], reg_EVENT_ADDRESS_EEAR     [i]);
102        PORT_WRITE(out_SPR_EVENT_EEAR_WEN  [i], reg_EVENT_ADDRESS_EEAR_VAL [i]);
103        PORT_WRITE(out_SPR_EVENT_SR_DSX    [i], reg_EVENT_IS_DELAY_SLOT    [i]);
104        PORT_WRITE(out_SPR_EVENT_SR_TO_ESR [i], 1);
105      }
106
107    // -------------------------------------------------------------------
108    // -----[ CONTEXT ]---------------------------------------------------
109    // -------------------------------------------------------------------
110    for (uint32_t i=0; i<_param->_nb_context; i++)
111      {
112        context_state_t state = reg_STATE [i];
113
114//      PORT_WRITE(out_CONTEXT_DECOD_ENABLE [i], ((state==CONTEXT_STATE_OK            ) or
115//                                                (state==CONTEXT_STATE_KO_MSYNC_ISSUE) or
116//                                                (state==CONTEXT_STATE_KO_SPR_ISSUE  )));
117        PORT_WRITE(out_CONTEXT_DECOD_ENABLE [i], (state==CONTEXT_STATE_OK));
118      }
119
120    log_end(Context_State,FUNCTION);
121  };
122
123}; // end namespace context_state
124}; // end namespace front_end
125}; // end namespace multi_front_end
126}; // end namespace core
127
128}; // end namespace behavioural
129}; // end namespace morpheo             
130#endif
Note: See TracBrowser for help on using the repository browser.