1 | | = Vérification temporelle = |
| 1 | |
| 2 | {{{ |
| 3 | #!html |
| 4 | <h1 align=center> TP4-3 : Vérification temporelle </h1> |
| 5 | }}} |
| 6 | [[PageOutline]] |
| 7 | |
| 8 | = 3.1 Introduction = |
| 9 | |
| 10 | Ce TP aborde les contraintes de stabilité de type '''setup time''' et '''hold time''' à respecter sur les entrées externes d'un petit circuit avec un point mémorisant. |
| 11 | |
| 12 | Le but de ce TP est de présenter les différences qu'il y a entre un simulateur électrique (précision, travail avec des stimuli, lenteur) et un analyseur temporel (moins précis, pas de stimuli, rapidité). |
| 13 | |
| 14 | = 3.2 Etude de stabilité = |
| 15 | |
| 16 | On cherche à déterminer les contraintes '''setup time''' et '''hold time''' sur les entrées dans le cas du schéma fourni ci-dessous, où on a introduit un mécanisme de conditionnement sur l'horloge CK. |
| 17 | Pour interdire l'écriture dans la bascule, le signal C et donc le signal Z doivent rester à l'état haut. |
| 18 | Ceci signifie que le signal Z doit rester stable pendant tout l'état bas de CK. |
| 19 | Par ailleurs l'entrée D de la bascule doit être stable sur le front montant du signal C. |
| 20 | |
| 21 | {{{ |
| 22 | #!html |
| 23 | <div align=center> |
| 24 | }}} |
| 25 | [[Image(schema1,png, nolink)]] |
| 26 | |
| 27 | Figure 3.1 - Exemple. |
| 28 | {{{ |
| 29 | #!html |
| 30 | </div> |
| 31 | }}} |