source: branches/reconfiguration/platforms/tsar_generic_iob/scripts/arch.py @ 812

Last change on this file since 812 was 806, checked in by cfuguet, 10 years ago

reconf/tsar_generic_iob: Using the new P_WIDTH constant

  • This constant is used in the clusters to compute the procesor id which now is: (((x << Y_WIDTH) + y) << P_WIDTH) + lpid
  • Introducing the p_width constant in the arch.py files
  • Property svn:executable set to *
File size: 14.9 KB
RevLine 
[747]1#!/usr/bin/env python
[806]2from math import log
[747]3from mapping import *
4
5#######################################################################################
6#   file   : arch.py  (for the tsar_generic_iob architecture)
7#   date   : may 2014
8#   author : Alain Greiner
9#######################################################################################
[748]10#  This file contains a mapping generator for the "tsar_generic_iob" platform.
[747]11#  This includes both the hardware architecture (clusters, processors, peripherals,
12#  physical space segmentation) and the mapping of all kernel objects (global vsegs).
13#  This platform includes 6 external peripherals, accessible through two IO_Bridge
14#  components located in cluster [0,0] and cluster [x_size-1, y_size-1].
15#  Available peripherals are: TTY, BDV, FBF, ROM, NIC, CMA.
16#
17#  The "constructor" parameters are:
18#  - x_size         : number of clusters in a row
19#  - y_size         : number of clusters in a column
20#  - nb_procs       : number of processors per cluster
21#
[766]22#  The "hidden" parameters (defined below) are:
[747]23#  - nb_ttys        : number of TTY channels
24#  - nb_nics        : number of NIC channels
25#  - fbf_width      : frame_buffer width = frame_buffer heigth
26#  - x_io           : cluster_io x coordinate
27#  - y_io           : cluster_io y coordinate
28#  - x_width        : number of bits for x coordinate
29#  - y_width        : number of bits for y coordinate
[806]30#  - p_width        : number of bits for processor local id field
[747]31#  - paddr_width    : number of bits for physical address
32#  - irq_per_proc   : number of input IRQs per processor
33#  - use_ramdisk    : use a ramdisk when True
34#  - peri_increment : address increment for replicated peripherals
35####################################################################################
36
37########################
38def arch( x_size    = 2,
39          y_size    = 2,
40          nb_procs  = 2 ):
41
42    ### define architecture constants
43
44    nb_ttys           = 1
[748]45    nb_nics           = 2
[766]46    fbf_width         = 128
[747]47    x_io              = 0
48    y_io              = 0
49    x_width           = 4
50    y_width           = 4
[806]51    p_width           = log(nb_procs, 2)
[747]52    paddr_width       = 40
53    irq_per_proc      = 4
54    use_ramdisk       = False
55    peri_increment    = 0x10000
56    distributed_ptabs = True
[748]57
[747]58    ### parameters checking
59
60    assert( nb_procs <= 4 )
61
[748]62    assert( (x_size == 1) or (x_size == 2) or (x_size == 4)
[766]63             or (x_size == 8) or (x_size == 16) )
[747]64
[748]65    assert( (y_size == 1) or (y_size == 2) or (y_size == 4)
[747]66             or (y_size == 8) or (y_size == 16) )
67
68    assert( nb_ttys == 1 )
69
70    assert( ((x_io == 0) and (y_io == 0)) or
71            ((x_io == x_size-1) and (y_io == y_size-1)) )
72
73    platform_name  = 'tsar_iob_%d_%d_%d' % ( x_size, y_size, nb_procs )
[748]74
[747]75    ### define physical segments
76
[748]77    ram_base  = 0x0000000000
[768]78    if 0: ram_size  = 0x4000000            # 64 Mbytes
79    else: ram_size  = 0x0040000            # 256 Kbytes
[747]80
[748]81    xcu_base  = 0x00B0000000
82    xcu_size  = 0x1000                     # 4 Kbytes
[747]83
[748]84    dma_base  = 0x00B1000000
85    dma_size  = 0x1000 * nb_procs          # 4 Kbytes * nb_procs
[747]86
[748]87    mmc_base  = 0x00B2000000
88    mmc_size  = 0x1000                     # 4 Kbytes
[747]89
[748]90    rom_base  = 0x00BFC00000
91    rom_size  = 0x8000                     # 32 Kbytes
92
[747]93    offset_io = ((x_io << y_width) + y_io) << (paddr_width - x_width - y_width)
94
95    bdv_base  = 0x00B3000000 + offset_io
96    bdv_size  = 0x1000                     # 4kbytes
97
98    tty_base  = 0x00B4000000 + offset_io
99    tty_size  = 0x4000                     # 16 Kbytes
100
101    nic_base  = 0x00B5000000 + offset_io
102    nic_size  = 0x80000                    # 512 kbytes
103
104    cma_base  = 0x00B6000000 + offset_io
105    cma_size  = 0x1000 * 2 * nb_nics       # 4 kbytes * 2 * nb_nics
106
107    fbf_base  = 0x00B7000000 + offset_io
108    fbf_size  = fbf_width * fbf_width      # fbf_width * fbf_width bytes
109
110    pic_base  = 0x00B8000000 + offset_io
111    pic_size  = 0x1000                     # 4 Kbytes
112
[769]113    sim_base  = 0x00B9000000 + offset_io
114    sim_size  = 0x1000                     # 4 kbytes
115
[747]116    iob_base  = 0x00BE000000 + offset_io
[748]117    iob_size  = 0x1000                     # 4 kbytes
[747]118
[748]119    ### GIET_VM specifics virtual segments
[766]120    ### define bootloader vsegs base addresses
[747]121
122    boot_mapping_vbase   = 0x00000000      # ident
[766]123    boot_mapping_size    = 0x00080000      # 512 Kbytes
[747]124
[766]125    boot_code_vbase      = 0x00080000      # ident
126    boot_code_size       = 0x00040000      # 256 Kbytes
[748]127
[766]128    boot_data_vbase      = 0x000C0000      # ident
129    boot_data_size       = 0x00080000      # 512 Kbytes
[747]130
[766]131    boot_stack_vbase     = 0x00140000      # ident
132    boot_stack_size      = 0x00050000      # 320 Kbytes
[747]133
[766]134    ### define kernel vsegs base addresses and sizes
[747]135
[748]136    kernel_code_vbase    = 0x80000000
[747]137    kernel_code_size     = 0x00020000      # 128 Kbytes
138
139    kernel_data_vbase    = 0x80020000
[766]140    kernel_data_size     = 0x00020000      # 128 Kbytes
[747]141
[766]142    kernel_uncdata_vbase = 0x80040000
143    kernel_uncdata_size  = 0x00010000      # 64 Kbytes
[747]144
[766]145    kernel_init_vbase    = 0x80050000
[747]146    kernel_init_size     = 0x00010000      # 64 Kbytes
147
148    kernel_sched_vbase   = 0xF0000000            # distributed in all clusters
[766]149    kernel_sched_size    = 0x2000 * nb_procs     # 8 kbytes per processor
[747]150
151    ### create mapping
152
[748]153    mapping = Mapping( name           = platform_name,
154                       x_size         = x_size,
155                       y_size         = y_size,
156                       procs_max      = nb_procs,
157                       x_width        = x_width,
158                       y_width        = y_width,
159                       paddr_width    = paddr_width,
160                       coherence      = True,
161                       irq_per_proc   = irq_per_proc,
162                       use_ramdisk    = use_ramdisk,
163                       x_io           = x_io,
[747]164                       y_io           = y_io,
[748]165                       peri_increment = peri_increment,
166                       ram_base       = ram_base,
167                       ram_size       = ram_size )
[747]168
169    ###  external peripherals (accessible in cluster[0,0] only for this mapping)
170
171    iob = mapping.addPeriph( 'IOB', base = iob_base, size = iob_size, ptype = 'IOB' )
172
173    bdv = mapping.addPeriph( 'BDV', base = bdv_base, size = bdv_size, ptype = 'IOC', subtype = 'BDV' )
174
175    tty = mapping.addPeriph( 'TTY', base = tty_base, size = tty_size, ptype = 'TTY', channels = nb_ttys )
176
[748]177    nic = mapping.addPeriph( 'NIC', base = nic_base, size = nic_size, ptype = 'NIC', channels = nb_nics )
[747]178
179    cma = mapping.addPeriph( 'CMA', base = cma_base, size = cma_size, ptype = 'CMA', channels = 2*nb_nics )
180
181    fbf = mapping.addPeriph( 'FBF', base = fbf_base, size = fbf_size, ptype = 'FBF', arg = fbf_width )
182
183    pic = mapping.addPeriph( 'PIC', base = pic_base, size = pic_size, ptype = 'PIC', channels = 32 )
184
[769]185    sim = mapping.addPeriph( 'SIM', base = sim_base, size = sim_size, ptype = 'SIM' )
186
[747]187    mapping.addIrq( pic, index = 0, isrtype = 'ISR_NIC_RX', channel = 0 )
188    mapping.addIrq( pic, index = 1, isrtype = 'ISR_NIC_RX', channel = 1 )
189
190    mapping.addIrq( pic, index = 2, isrtype = 'ISR_NIC_TX', channel = 0 )
191    mapping.addIrq( pic, index = 3, isrtype = 'ISR_NIC_TX', channel = 1 )
192
193    mapping.addIrq( pic, index = 4, isrtype = 'ISR_CMA'   , channel = 0 )
194    mapping.addIrq( pic, index = 5, isrtype = 'ISR_CMA'   , channel = 1 )
195    mapping.addIrq( pic, index = 6, isrtype = 'ISR_CMA'   , channel = 2 )
196    mapping.addIrq( pic, index = 7, isrtype = 'ISR_CMA'   , channel = 3 )
197
198    mapping.addIrq( pic, index = 8, isrtype = 'ISR_BDV'   , channel = 0 )
199
200    mapping.addIrq( pic, index = 9, isrtype = 'ISR_TTY_RX', channel = 0 )
201
[748]202    ### hardware components replicated in all clusters
[747]203
204    for x in xrange( x_size ):
205        for y in xrange( y_size ):
206            cluster_xy = (x << y_width) + y;
207            offset     = cluster_xy << (paddr_width - x_width - y_width)
208
209            ram = mapping.addRam( 'RAM', base = ram_base + offset, size = ram_size )
210
[748]211            mmc = mapping.addPeriph( 'MMC', base = mmc_base + offset, size = mmc_size,
[747]212                                     ptype = 'MMC' )
213
[748]214            dma = mapping.addPeriph( 'DMA', base = dma_base + offset, size = dma_size,
215                                     ptype = 'DMA', channels = nb_procs )
[747]216
[748]217            xcu = mapping.addPeriph( 'XCU', base = xcu_base + offset, size = xcu_size,
[747]218                                     ptype = 'XCU', channels = nb_procs * irq_per_proc, arg = 16 )
219
[748]220            rom = mapping.addPeriph( 'ROM', base = rom_base + offset, size = rom_size,
221                                     ptype = 'ROM' )
222
[747]223            # MMC IRQ replicated in all clusters
224            mapping.addIrq( xcu, index = 0, isrtype = 'ISR_MMC' )
225
[770]226            # DMA IRQ replicated in all clusters
227            for i in xrange ( dma.channels ):
228                mapping.addIrq( xcu, index = 1+i, isrtype = 'ISR_DMA',
229                        channel = i )
230
[747]231            # processors
232            for p in xrange ( nb_procs ):
233                mapping.addProc( x, y, p )
234
[748]235    ### global vsegs for boot_loader / identity mapping
[747]236
[766]237    mapping.addGlobal( 'seg_boot_mapping', boot_mapping_vbase, boot_mapping_size,
238                       'C_W_', vtype = 'BLOB'  , x = 0, y = 0, pseg = 'RAM',
239                       identity = True )
[747]240
[766]241    mapping.addGlobal( 'seg_boot_code', boot_code_vbase, boot_code_size,
242                       'CXW_', vtype = 'BUFFER', x = 0, y = 0, pseg = 'RAM',
243                       identity = True )
[747]244
[766]245    mapping.addGlobal( 'seg_boot_data', boot_data_vbase, boot_data_size,
246                       'C_W_', vtype = 'BUFFER', x = 0, y = 0, pseg = 'RAM',
247                       identity = True )
[747]248
[766]249    mapping.addGlobal( 'seg_boot_stack', boot_stack_vbase, boot_stack_size,
250                       'C_W_', vtype = 'BUFFER', x = 0, y = 0, pseg = 'RAM',
251                       identity = True )
[747]252
[766]253    ### the code global vsegs for kernel can be replicated in all clusters
254    ### if the page tables are distributed in all clusters.
[747]255
256    if distributed_ptabs:
257        for x in xrange( x_size ):
258            for y in xrange( y_size ):
259                cluster_xy = (x << y_width) + y;
260
261                mapping.addGlobal( 'seg_kernel_code', kernel_code_vbase, kernel_code_size,
262                                   'CXW_', vtype = 'ELF', x = x , y = y , pseg = 'RAM',
263                                   binpath = 'build/kernel/kernel.elf', local = True )
264
265                mapping.addGlobal( 'seg_kernel_init', kernel_init_vbase, kernel_init_size,
266                                   'CXW_', vtype = 'ELF', x = x , y = y , pseg = 'RAM',
267                                   binpath = 'build/kernel/kernel.elf', local = True )
268    else:
269        mapping.addGlobal( 'seg_kernel_code', kernel_code_vbase, kernel_code_size,
270                           'CXW_', vtype = 'ELF', x = 0 , y = 0 , pseg = 'RAM',
[766]271                           binpath = 'build/kernel/kernel.elf', local = False )
[747]272
273        mapping.addGlobal( 'seg_kernel_init', kernel_init_vbase, kernel_init_size,
274                           'CXW_', vtype = 'ELF', x = 0 , y = 0 , pseg = 'RAM',
[766]275                           binpath = 'build/kernel/kernel.elf', local = False )
[747]276
[766]277    ### shared global vsegs for kernel
[747]278
[766]279    mapping.addGlobal( 'seg_kernel_data', kernel_data_vbase, kernel_data_size,
280                       'C_W_', vtype = 'ELF', x = 0, y = 0, pseg = 'RAM',
281                       binpath = 'build/kernel/kernel.elf', local = False )
[747]282
[766]283    mapping.addGlobal( 'seg_kernel_uncdata', kernel_uncdata_vbase, kernel_uncdata_size,
284                       '__W_', vtype = 'ELF', x = 0, y = 0, pseg = 'RAM',
285                       binpath = 'build/kernel/kernel.elf', local = False )
286
[747]287    ### global vsegs for external peripherals / identity mapping
288
[748]289    mapping.addGlobal( 'seg_iob', iob_base, iob_size, '__W_',
[766]290                       vtype = 'PERI', x = 0, y = 0, pseg = 'IOB',
291                       identity = True )
[747]292
[748]293    mapping.addGlobal( 'seg_bdv', bdv_base, bdv_size, '__W_',
[766]294                       vtype = 'PERI', x = 0, y = 0, pseg = 'BDV',
295                       identity = True )
[747]296
[748]297    mapping.addGlobal( 'seg_tty', tty_base, tty_size, '__W_',
[766]298                       vtype = 'PERI', x = 0, y = 0, pseg = 'TTY',
299                       identity = True )
[747]300
[748]301    mapping.addGlobal( 'seg_nic', nic_base, nic_size, '__W_',
[766]302                       vtype = 'PERI', x = 0, y = 0, pseg = 'NIC',
303                       identity = True )
[747]304
[748]305    mapping.addGlobal( 'seg_cma', cma_base, cma_size, '__W_',
[766]306                       vtype = 'PERI', x = 0, y = 0, pseg = 'CMA',
307                       identity = True )
[747]308
[748]309    mapping.addGlobal( 'seg_fbf', fbf_base, fbf_size, '__W_',
[766]310                       vtype = 'PERI', x = 0, y = 0, pseg = 'FBF',
311                       identity = True )
[747]312
[748]313    mapping.addGlobal( 'seg_pic', pic_base, pic_size, '__W_',
[766]314                       vtype = 'PERI', x = 0, y = 0, pseg = 'PIC',
315                       identity = True )
[747]316
[769]317    mapping.addGlobal( 'seg_sim', sim_base, sim_size, '__W_',
318                       vtype = 'PERI', x = 0, y = 0, pseg = 'SIM',
319                       identity = True )
[766]320
[748]321    ### global vsegs for internal peripherals, and for schedulers
[747]322    ### name is indexed by (x,y) / vbase address is incremented by (cluster_xy * peri_increment)
323
324    for x in xrange( x_size ):
325        for y in xrange( y_size ):
326            cluster_xy = (x << y_width) + y;
327            offset     = cluster_xy * peri_increment
328
[748]329            mapping.addGlobal( 'seg_rom_%d_%d' %(x,y), rom_base + offset, rom_size,
330                               'CX__', vtype = 'PERI' , x = x , y = y , pseg = 'ROM' )
331
[747]332            mapping.addGlobal( 'seg_xcu_%d_%d' %(x,y), xcu_base + offset, xcu_size,
333                               '__W_', vtype = 'PERI' , x = x , y = y , pseg = 'XCU' )
334
335            mapping.addGlobal( 'seg_dma_%d_%d' %(x,y), dma_base + offset, dma_size,
336                               '__W_', vtype = 'PERI' , x = x , y = y , pseg = 'DMA' )
337
338            mapping.addGlobal( 'seg_mmc_%d_%d' %(x,y), mmc_base + offset, mmc_size,
339                               '__W_', vtype = 'PERI' , x = x , y = y , pseg = 'MMC' )
340
341            mapping.addGlobal( 'seg_sched_%d_%d' %(x,y), kernel_sched_vbase + offset, kernel_sched_size,
342                               'C_W_', vtype = 'SCHED', x = x , y = y , pseg = 'RAM' )
343
344    ### return mapping ###
345
346    return mapping
347
[774]348def main(x, y, p, hard_path, xml_path):
349    mapping = arch( x_size    = x,
350                    y_size    = y,
351                    nb_procs  = p)
352
353    with open(xml_path, "w") as map_xml:
354        map_xml.write(mapping.xml())
355    with open(hard_path, "w") as hard_config:
356        hard_config.write(mapping.hard_config())
357
[747]358################################# platform test #######################################################
[806]359import sys
[747]360if __name__ == '__main__':
[774]361    main( x_size    = int(sys.argv[1]),
362          y_size    = int(sys.argv[2]),
363          nb_procs  = int(sys.argv[3]))
[747]364
365# Local Variables:
366# tab-width: 4;
367# c-basic-offset: 4;
368# c-file-offsets:((innamespace . 0)(inline-open . 0));
369# indent-tabs-mode: nil;
370# End:
371#
372# vim: filetype=python:expandtab:shiftwidth=4:tabstop=4:softtabstop=4
373
Note: See TracBrowser for help on using the repository browser.