| 1 | |
|---|
| 2 | # -*- python -*- |
|---|
| 3 | |
|---|
| 4 | __id__ = "$Id: vci_mem_cache.sd 295 2013-02-14 15:05:05Z cfuguet $" |
|---|
| 5 | __version__ = "$Revision: 295 $" |
|---|
| 6 | |
|---|
| 7 | Module('caba:vci_mem_cache_dspin_coherence', |
|---|
| 8 | classname = 'soclib::caba::VciMemCache', |
|---|
| 9 | |
|---|
| 10 | tmpl_parameters = [ |
|---|
| 11 | parameter.Module('vci_param' , default = 'caba:vci_param'), |
|---|
| 12 | parameter.Int('from_mc_flit_width', default = 40), |
|---|
| 13 | parameter.Int('from_l1_flit_width', default = 33) |
|---|
| 14 | ], |
|---|
| 15 | |
|---|
| 16 | header_files = [ |
|---|
| 17 | '../source/include/vci_mem_cache.h', |
|---|
| 18 | '../source/include/xram_transaction.h', |
|---|
| 19 | '../source/include/mem_cache_directory.h', |
|---|
| 20 | '../source/include/update_tab.h' |
|---|
| 21 | ], |
|---|
| 22 | |
|---|
| 23 | implementation_files = [ '../source/src/vci_mem_cache.cpp' ], |
|---|
| 24 | |
|---|
| 25 | uses = [ |
|---|
| 26 | Uses('caba:base_module'), |
|---|
| 27 | Uses('common:loader'), |
|---|
| 28 | Uses('common:mapping_table'), |
|---|
| 29 | Uses('caba:generic_fifo'), |
|---|
| 30 | Uses('caba:generic_llsc_global_table'), |
|---|
| 31 | Uses( |
|---|
| 32 | 'caba:dspin_dhccp_param', |
|---|
| 33 | from_mc_flit_width_t = parameter.Reference('from_mc_flit_width'), |
|---|
| 34 | from_l1_flit_width_t = parameter.Reference('from_l1_flit_width'), |
|---|
| 35 | ), |
|---|
| 36 | ], |
|---|
| 37 | |
|---|
| 38 | ports = [ |
|---|
| 39 | Port( 'caba:vci_target' , 'p_vci_tgt' ), |
|---|
| 40 | Port( |
|---|
| 41 | 'caba:dspin_input', |
|---|
| 42 | 'p_dspin_in', |
|---|
| 43 | dspin_data_size = parameter.Reference('from_l1_flit_width'), |
|---|
| 44 | ), |
|---|
| 45 | Port( |
|---|
| 46 | 'caba:dspin_output', |
|---|
| 47 | 'p_dspin_out', |
|---|
| 48 | dspin_data_size = parameter.Reference('from_mc_flit_width'), |
|---|
| 49 | ), |
|---|
| 50 | Port( 'caba:vci_initiator', 'p_vci_ixr' ), |
|---|
| 51 | Port( 'caba:bit_in' , 'p_resetn' , auto = 'resetn' ), |
|---|
| 52 | Port( 'caba:clock_in' , 'p_clk' , auto = 'clock' ), |
|---|
| 53 | ], |
|---|
| 54 | |
|---|
| 55 | instance_parameters = [ |
|---|
| 56 | parameter.Module( 'mtp', 'common:mapping_table' ), |
|---|
| 57 | parameter.Module( 'mtc', 'common:mapping_table' ), |
|---|
| 58 | parameter.Module( 'mtx', 'common:mapping_table' ), |
|---|
| 59 | parameter.IntTab( 'vci_ixr_index' ), |
|---|
| 60 | parameter.IntTab( 'vci_ini_index' ), |
|---|
| 61 | parameter.IntTab( 'vci_tgt_index' ), |
|---|
| 62 | parameter.IntTab( 'vci_tgt_index_cleanup '), |
|---|
| 63 | parameter.Int ( 'nways' ), |
|---|
| 64 | parameter.Int ( 'nsets' ), |
|---|
| 65 | parameter.Int ( 'nwords' ), |
|---|
| 66 | parameter.Int ( 'heap_size' ), |
|---|
| 67 | ], |
|---|
| 68 | |
|---|
| 69 | extensions = [ |
|---|
| 70 | 'dsx:get_ident=' |
|---|
| 71 | 'vci_ini_index:p_vci_ini:mtc,' |
|---|
| 72 | 'vci_tgt_index_cleanup:p_vci_tgt_cleanup:mtc,' |
|---|
| 73 | 'vci_tgt_index:p_vci_tgt:mtp,' |
|---|
| 74 | 'vci_ixr_index:p_vci_ixr:mtx', |
|---|
| 75 | 'dsx:addressable=vci_tgt_index,vci_tgt_index_cleanup', |
|---|
| 76 | ], |
|---|
| 77 | ) |
|---|
